第五章触发器ppt课件.ppt

《第五章触发器ppt课件.ppt》由会员分享，可在线阅读，更多相关《第五章触发器ppt课件.ppt（71页珍藏版）》请在三一文库上搜索。

1、第五章 触发器 教学目标： 理解触发器的基本概念 掌握各种触发器的逻辑功能 1 5.1 概述 特点：特点： 1 1、有、有两个稳定状态两个稳定状态“0”态态和“1”态； 2、能根据输入信号将触发器置成能根据输入信号将触发器置成“ “0”0”或或“ “1”1”态态； 3 3、输入信号消失后，被置成的、输入信号消失后，被置成的“0”或“1”态能态能 保存下来，即保存下来，即具有记忆功能。具有记忆功能。 双稳态双稳态触发器触发器： 是一种具有记忆功能是一种具有记忆功能的逻辑单元电路，它能储存的逻辑单元电路，它能储存 一位一位二进制码。二进制码。 2 触发器的基本概念 1.触发器有两个互补输出端：Q

2、、 2.有两个稳定的状态：0状态和1状态； 3.在不同的输入情况下，它可以被置成0状态或1状态； 4.具有记忆（存储）功能，当输入信号消失后，所置成的 状态能够保持不变; 5.一个触发器可以记忆1位二值信号; 6.输出状态表示：Qn（现态）、 Qn+1（次态); 7.触发器分类：按功能分有RS触发器、D触发器、JK触发 器、T和T触发器；按照结构分为基本RS触发器、同步触 发器、主从触发器和边沿触发器。 3 5.2 SR锁存器基本SR触发器 一、电路结构与工作原理 用或非门组成的SR锁存器 4 电 路 组 成 和 逻 辑 符 号 信号输入端，低电平有效。 信号输出端，Q=0、Q=1的状态称0

3、状态，Q=1、Q=0的状态称1状态， 5 工作原理 R S Q 10 01 0 10 R=0、S=1时：由于R=0，不论原来Q为0还是1，都有Q=1； 再由S=1、Q=1可得Q0。即不论触发器原来处于什么状态都 将变成0状态，这种情况称将触发器置0或复位。R端称为触发 器的置0端或复位端。 6 01 10R S Q 0 10 R=1、S=0时：由于S=0，不论原来Q为0还是1，都有Q=1； 再由R=1、Q=1可得Q0。即不论触发器原来处于什么状态都 将变成1状态，这种情况称将触发器置1或置位。S端称为触发 器的置1端或置位端。 1 01 7 11 10 R=1、S=1时：根据与非门的逻辑功能不

4、难推知，触发器保 持原有状态不变，即原来的状态被触发器存储起来，这体现了 触发器具有记忆能力。 R S Q 0 10 1 01 1 1不变 10 8 00 11R S Q 1 00 0 11 1 1不变 0 0不定 ？ R=0、S=0时：Q=Q=1，不符合触发器的逻辑关系。并且由 于与非门延迟时间不可能完全相等，在两输入端的0同时变为1 后，将不能确定触发器是处于1状态还是0状态。所以触发器不 允许出现这种情况，这就是基本RS触发器的约束条件。 9 基本基本 R RS S 触发器状态表触发器状态表 逻辑符号 R RD D (Reset Direct)-(Reset Direct)-直接置直接置

5、“0”“0”端端( (复位端复位端) ) S SD D (Set Direct)-(Set Direct)-直接置直接置“1”“1”端端( (置位端置位端) ) QQ SDRD SDRDQ 1 0 0 置0 0 1 1 置1 1 1 不变 保持 0 0 同时变 1后不确定 功能 低电平有效低电平有效 10 特性表（真值表） 现态：触发器接收输入信号之前的状 态，也就是触发器原来的稳定状态。 次态：触发器接收输入信号之后所处 的新的稳定状态。 11 次态Qn+1的卡诺图 特性方程 触发器的特性方程就是触发器次态Qn+1 与输入及现态Qn之间的逻辑关系式 12 波形图 反映触发器输入信号取值和状态

6、之间对应关系的图形称为波形图 R S Q Q 置1置0置1置1置1保持不允许 在数字电路中，凡根据输入信号R、S情况 的不同，具有置0、置1和保持功能的电路， 都称为RS触发器。 习题5.1，5.2 13 例：已知由与非门构成的同步RS触发器的时钟信号和输入信号如 图所示，试画出 Q 和 Q 端的波形，设触发器的初态为Q=0。 cp t t R 0 t S 0 t Q 0 t Q 0 14 集成基本RS触发器 EN1时工作 EN0时禁止 1S 3S 15 5.3 电平触发的触发器 一、电路结构与工作原理 1.同步SR触发器 16 RS CP0时，R=S=1，触发器保持原来状态不变 。 CP1时

7、，工作情况与基本RS触发器相同。 17 特 性 表 特性 方程 CP=1期间有效 18 主 要 特 点 波 形 图 （1）时钟电平控制。在CP1期间接收输入信号， CP0时状态保持不变，与基本RS触发器相比，对 触发器状态的转变增加了时间控制。 （2）R、S之间有约束。不能允许出现R和S同时为1 的情况，否则会使触发器处于不确定的状态。 不 变 不 变 不 变 不 变 不 变 不 变 置 1 置 0 置 1 置 0 不 变 19 同步触发器存在的问题空翻 由于在CP=1期间，G3、G4门都是开着的，都能接收R、S信号， 所以，如果在CP=1期间R、S发生多次变化，则触发器的状态也可能 发生多次

8、翻转。 在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做空翻。 20 2. 2.可控可控 RSRS 触发器触发器 3. 3. 带异步置位、复位端的同步带异步置位、复位端的同步RSRS触发器触发器 基本R-S触发器 导引电路& G4 SR & G3 C . & G1& G2 . SD RD QQ 时钟脉冲时钟脉冲 21 当C=0时 0 11 R R，S S 输入状态输入状态 不起作用。不起作用。 触发器状态不变触发器状态不变 11 . & G1& G2 . SD RD QQ & G4 SR & G3 C S SD D ，R RD D 用于预置触 用于预置触 发器的初始状态，发器的初始状态， 工

9、作过程中应处于工作过程中应处于 高电平，对电路工作高电平，对电路工作 状态无影响。状态无影响。 被封锁被封锁 被封锁被封锁 22 当 C = 1 时 1 打开 触发器状态由触发器状态由R R，S S 输入状态决定。输入状态决定。 11 打开打开 触发器的翻转触发器的翻转 时刻受时刻受C C控制控制 （C C高电平时高电平时 翻转）翻转），而触而触 发器的状态由发器的状态由 R R，S S的状态的状态决决 定。定。 . & G1& G2 . SD RD QQ & G4 SR & G3 C 23 当 C = 1 时 1 打开打开 (1) S=0, R=0 00 11 触发器保持原态 触发器状态由R

10、，S 输入状态决定。 11 打开打开 . & G1& G2 . SD RD QQ & G4 SR & G3 C 24 1 10 10 10 (2) S = 0, R= 1 触发器置“0” (3) S =1, R= 0 触发器置“1” 11 . & G1& G2 . SD RD QQ & G4 SR & G3 C 25 1 11 00 11 11 0 若先翻若先翻 若先翻若先翻 Q=1Q=0 11 (4) S =1, R= 1 当时钟由 1变 0 后 触发器状态不定 1 1 . & G1& G2 . SD RD QQ & G4 SR & G3 C 26 带异步置位、复位端的同步RS触发器 CP=

11、0时，异步置0、置1端的有效电平可使触发器 立即复位或置位。 触发器在CP控制下正常工作时应使 SD、RD 处于高电平。 27 动作特点：在 CP = 1 的全部时间里，R、S 端 信号的变化都将引起触 发器输出状态的变化。 1 2 S R Q CP 三、输出电压波形举例 RD 二. 动作特点 缺点：抗干扰能力差。 异步置位端异步复位端 R 1S1R Q S Q C1 CP RDSD 干扰信号 跳变 28 存在问题：存在问题： 时钟脉冲不能过宽，否则出现空翻现时钟脉冲不能过宽，否则出现空翻现 象，即在一个时钟脉冲期间触发器翻象，即在一个时钟脉冲期间触发器翻 转一次以上。转一次以上。 C 克服办

12、法：采用克服办法：采用 JKJK 触发器或触发器或 D D 触发器触发器 0 0 SR 0 1 0 1 0 1 1 1 不定 Qn+1 Qn Q=S Q=R 29 2、功能表 CP D Q n+1 1 0 0 1 1 1 0 Q n 1 D CP & RD SD Q Q & 1、电路结构 D触发器 30 CP=1期间有效 将S=D、R=D代入同步RS触发器的特性方程 ，得同步D触发器的特性方程： CP=1时, Q n+1=D CP=0时, 保持原状 31 波 形 图 在数字电路中，凡在CP时钟脉冲控制下，根据输入信号D情 况的不同，具有置0、置1功能的电路，都称为D触发器。 32 集成同步D触

13、发器 CP1、2 CP3、4 POL1时，CP1有效，锁存 的内容是CP下降沿时刻D的值； POL0时，CP0有效，锁存 的内容是CP上升沿时刻D的值。 33 5.4 脉冲触发的触发器 主从触发器 提高可靠性，要求每个CLK周期 输出状态只能改变1次 主从触发器的特点 由两个触发器组成（主触发器和从触 发器） 触发方式：主从触发方式（上升沿接收， 下降沿触发） 34 一、电路结构与工作原理 1、结构：两个同步RS触发器构成，主从两触发器时钟脉冲反相 2、原理：时钟上升沿出现，CP：主触发器输入暂存，CP：从触发 器封锁，保持原 状态；时钟下降沿出现后从触发器接受主触发器 信号而主触发器被封锁。

14、 3、优点：避免空翻现象 4、缺点：CP高电平期间受R、S变化的影响会导致误动作 1.主从RS触发器 35 X XX X 00 00 00 11 10 01 10 11 01 00 01 10 11 01* 11 11* 36 J J K KQQ 主主从从 S R QQ QQ QQ CLKCLK 37 J J 主主从从 S R K K QQ QQ QQ QQ CLKCLK 38 (5) 列出真值表 XXX X 00 00 00 11 10 01 10 11 01 00 01 10 11 01 11 10 XXX X 00 00 00 11 10 01 10 11 01 00 01 10 11

15、01* 11 11* 主主从从 S R J J K K QQ QQ QQ QQ CLKCLK 39 主从主从 JKJK触发器的逻辑功能触发器的逻辑功能 Qn 1 0 0 1 1 1 0 0 Qn 0 1 C高电平时F主状态 由J、K决定，F从状 态不变。 C下降沿( )触发器 翻转（ F从状态与F主 状态一致）。 J J K K Q Qn n Q Q n+1 n+1 0 0 0 0 0 0 1 1 1 1 0 0 1 1 1 1 JKJK触发器状态表触发器状态表 0 1 0 1 0 1 0 1 40 C C下降沿触发翻转下降沿触发翻转 S SD D 、 R R D D 为直接置为直接置 1 1

16、、置、置 0 0 端，不受时钟控制，端，不受时钟控制， 低电平有效，低电平有效，触发器工作时SD 、 RD应接高电平 。 逻辑符号逻辑符号 C Q JK SDRD Q 41 例：主从JK 触发器工作波形 C J K Q 下降沿触发翻转 42 与输入主从JK触发器的逻辑符号 在有些集成电路触发器产品中，输入端J和K不止一个。 在这种情况下，多个输入是与的关系 43 二、脉冲触发方式的动作特点 主主从从 S R J J K K QQ QQ QQ QQ CLKCLK 44 45 5.5 边沿触发的触发器 为了提高可靠性，增强抗干扰能力， 希望触发器的次态仅取决于CLK的下降沿（或上升 沿）到来时的输

17、入信号状态，与在此前、后输入 的状态没有关系。 用CMOS传输门的边沿触发器 维持阻塞触发器 用门电路tpd的边沿触发器 46 一、电路结构和工作原理 1 1、用两个电平触发、用两个电平触发D D触发器组成的边沿触发器触发器组成的边沿触发器 47 利用CMOS传输门的边沿触发器 X X X 0 X 0 1 X 1 48 49 基本R-S触发器 导引电路 & G2& G1 QQ SD RD & G3& G4 & G5& G6 C D 2. 2. 维持阻塞维持阻塞 D D 触发器触发器 1.1.电路结构电路结构 反 馈 线 跳转 50 & G2& G1 QQ SD RD & G3& G4 & G5

18、& G6 C D 2. 2.逻辑功能逻辑功能 0 1 （1 1）D D = 0= 0 1 触发器状态不变触发器状态不变 0 当当C C = 0= 0时时 11 0当当C C = 1= 1时时 0 1 01 触发器置触发器置“ “0 0” ” 封锁封锁 在在C C = 1= 1期间期间，触发器保持触发器保持“ “0 0” ”不变不变 51 & G2& G1 QQ SD RD & G3& G4 & G5& G6 C D 2. 2.逻辑功能逻辑功能 0 1 （1 1）D D = 1= 1 0 触发器状态不变触发器状态不变 1 当当C C = 0= 0时时 11 1当当C C = 1= 1时时 0 1

19、 10 触发器置触发器置“ “1 1” ” 封锁封锁 在在C C = 1= 1期间期间，触发器保持触发器保持“ “1 1” ”不变不变 封锁封锁 52 D D触发器状态表触发器状态表 D Qn+1 0 1 0 1 上升沿触上升沿触 发翻转发翻转 逻辑符号 D C QQ RDSD C C上升沿前接收信号上升沿前接收信号 ，上降沿时触发器翻上降沿时触发器翻 转，转，（ 其其Q Q的状态与的状态与 D D状态一致；但状态一致；但Q Q的状的状 态总比态总比D D的状态变化的状态变化 晚一步，即晚一步，即Qn+1 =Dn ；上升沿后输入上升沿后输入 D D不不 再起作用，触发器状再起作用，触发器状 态

20、保持。态保持。 即即( (不会空不会空 翻翻) ) 结论：结论： 53 5.6 触发器的逻辑功能及其描述方法 5.6.1 触发器按逻辑功能的分类 由于输入方式不同（单端，双端输入）、次 态（ ）随输入变化的规则不同,所以它们 的逻辑功能也不完全一样。 54 一、SR触发器 1. 定义，凡在时钟信号作用下，具有保持、 置0和置1功能的触发器称为SR触发器 00 00 00 11 10 01 10 11 01 00 01 10 11 01* 11 11* 55 56 二、JK触发器 1.定义：凡是在时钟信号作用下，具有保持、置0 、置1和翻转功能的触发器，均称为JK触发器 0 0 0 0 0 0

21、1 1 1 0 0 1 1 0 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 1 1 0 57 58 三、T触发器 1. 定义：凡在时钟信号作用下，具有保持和 翻转功能的触发器 0 0 0 0 1 0 1 0 1 1 1 0 59 四、D触发器 1.定义：凡在时钟信号作用下，具有置0和置 1功能的触发器 0 0 0 0 1 0 1 0 1 1 1 1 。 60 附： 不同类型触发器之间的转换 转换步骤：转换步骤： （1）写出已有触发器和待求触发器的特性方程 。 （2）变换待求触发器的特性方程，使之形式与 已有触发器的特性方程一致。 （3）比较已有和待求触发器的特性方程，根据 两个

22、方程相等的原则求出转换逻辑。 （4）根据转换逻辑画出逻辑电路图。 转换方法：转换方法： 利用令已有触发器和待求触发器的特性方程相等 的原则，求出转换逻辑。 61 JK触发器T触发器 在数字电路中，凡在CP时钟脉冲控制下，根据输入信号T取值 的不同，具有保持和翻转功能的电路，即当T0时能保持状态 不变，T1时一定翻转的电路，都称为T触发器。 逻辑符号 1、将JK触发器转换为T和T触发器 62 T触发器特性方程 ： 与JK触发器的特性方程比较，得 ： 电 路 图 63 状 态 图 时 序 图 64 JK触发器T触发器 在数字电路中，凡每来一个时钟脉冲就翻转一次的电路，都称 为T触发器。 逻辑符号

23、65 T 触发器特性方程 ： 与JK触发器的特性方程比较，得 ： 电 路 图 变换T触发器的特性方程： J=1 K=1 66 状 态 图 时 序 图 67 D触发器T触发器 2、将D触发器转换为T和T触发器 68 D触发器T触发器 69 本章小结 1触发器有两个基本性质：（1）在一定条件下，触发器可维持在两种稳 定状态（0或1状态）之一而保持不变；（2）在一定的外加信号作用下 ，触发器可从一个稳定状态转变到另一个稳定状态。 2描写触发器逻辑功能的方法主要有特性表、特性方程、状态转换图和波 形图(又称时序图)等。 3按照结构不同，触发器可分为： (1) 基本RS触发器，为电平触发方式。 (2)

24、同步触发器，为脉冲触发方式。 (3) 主从触发器，为脉冲触发方式。 (4) 边沿触发器，为边沿触发方式。 4根据逻辑功能的不同，触发器可分为： (1) RS触发器 (2) JK触发器 (3) D触发器 (4) T触发器 （T触发器 ） 5同一电路结构的触发器可以做成不同的逻辑功能；同一逻辑功能的触发 器可以用不同的电路结构来实现。 6利用特性方程可实现不同功能触发器间逻辑功能的相互转换。 70 各种不同逻辑功能的触发器的特性方程为： RS触发器：Qn+1=S+RQn，其约束条件为：RS0 JK触发器： Qn+1=JQn+KQn D触发器： Qn+1=D T触发器： Qn+1=TQn+TQn T触发器： Qn+1=Qn 71