计算机组成与结构复习要点详细解答.ppt

《计算机组成与结构复习要点详细解答.ppt》由会员分享，可在线阅读，更多相关《计算机组成与结构复习要点详细解答.ppt（215页珍藏版）》请在三一文库上搜索。

1、1.2 计算机系统的硬件组成,计算机系统的硬件结构（5个部件）,冯诺依曼结构图,1.2 计算机系统的硬件组成,冯诺依曼结构的主要特点 计算机以运算器为中心。 在存储器中，指令和数据同等对待。 存储器是按地址访问、按顺序线性编址的一维结构，每个单元的位数是固定的。 指令的执行是顺序的，即一般是按照指令在存储器中存放的顺序执行。程序的分支由转移指令实现。 指令由操作码和地址码组成。 指令和数据均以二进制编码表示，采用二进制运算。,冯诺依曼结构又称普林斯顿体系结构 （Princeton architecture）。与其对应的还有哈佛结构,简单说明冯.诺依曼计算机体系的主要特点,计算机由运算器、控制器

2、、存储器、输入设备和输出设备五部分组成； 采用存储程序的方式； 数据以2进制表示。,什么是摩尔定律?,它是英特尔公司创始人之一戈登摩尔（Gordon Moore）于1965年在总结存储器芯片的增长规律时（据说当时在准备一个讲演），发现“微芯片上集成的晶体管数目每12个月翻一番”。,后来摩尔定律表述为“集成电路的集成度每18个月翻一番”，或者说“三年翻两番”。这些表述并不完全一致，但是它表明半导体技术是按一个较高的指数规律发展的。,1.6 计算机的性能指标,1.6.2 Amdahl定律,Amdahl定律 当对一个系统中的某个部件进行改进后，所能 获得的整个系统性能的提高，受限于该部件的执行 时间

3、占总执行时间的百分比。,计算机机系统的从语言角度出发的多级层次结构图,IEEE754单精度浮点数的转换计算,若浮点数X的IEEE-754标准格式为32E46000H，求其十进制数值表示。 解： 32E46000H = 0011 0010 1110 0100 0110 0000 0000 0000 B S=0 E = 011 0010 1 = 64+32+4+1 =101，e= E 127 = 101 127 = - 26 1.M=1.1100100011 真值为 + 1.1100100011*2-26,S（1）,阶码E（8）,尾数M（23）,IEEE754单精度浮点数的转换计算,将十进制数10

4、.25转换成IEEE-754标准的32位浮点数的十六进制表示。 解： 10.25D = 1010.01B = 1.01001*211 E = e +127 = 3+127 = 130，1.M=1.01001，M= 01001 二进制表示为： 0100 0001 0010 0100 0000 0000 0000 0000B=41240000H,3.3 寻址方式,直接（存储器）寻址 在指令的地址码字段直接给出操作数所在主存单元的地址。 简单、快速的寻址方式，但寻址范围受限于地址码字段的位数。,间接寻址 指令的地址码字段给出的是操作数所在内存单元的地址的地址。 指令中形式地址所指定的内存单元中存放的

5、内容才是操作数的真正地址。 得到操作数需要访问两次内存，指令的执行速度比较慢 。,3.3 寻址方式,寄存器直接寻址方式,寄存器间接寻址方式,3.3 寻址方式,3.3 寻址方式,相对寻址方式,3.3 寻址方式,变址寻址方式,3.3 寻址方式,基址寻址方式,CPU具有以下4个方面的基本功能： 指令顺序控制 指控制程序中指令的执行顺序。 程序中各指令之间是有严格先后顺序的，必须严格按程序规定的顺序执行，才能保证计算机工作的正确性。 操作控制 一条指令的功能往往是由计算机中的部件执行一序列的操作来实现的。CPU要根据指令的功能，产生相应的操作控制信号，发送给相应的部件，从而控制这些部件按指令的要求进行

6、动作。,4.1 CPU的功能和组成,4.1.1 CPU的功能,4.1 CPU的功能和组成,时间控制 对各种操作实施时间上的定时。 在一条指令的执行过程中，在什么时间做什么操作均应受到严格的控制。 数据加工 即对数据进行算术运算和逻辑运算，或进行其他的信息处理 。,4.1 CPU的功能和组成,现代CPU一般由运算器、控制器、数据通路（datapath）和高速缓冲存储器（Cache）组成。 数据通路是指各部件之间通过数据线的相互连接。 选择什么样的数据通路，对于CPU的性能有很大的影响。 CPU执行一条指令，实际上就是由控制器对计算机中的部件发操作控制信号、并对数据通路进行设置来实现的。,4.1.

7、2 CPU的基本组成,4.1 CPU的功能和组成,一条指令的执行过程包括3个基本步骤： 取指令：从存储器取出一条指令，该指令的地址由程序计数器PC给出。 译码：对该指令的操作码进行译码分析，确定是哪一种指令，并转到这种指令对应的执行阶段。 执行：按指令操作码的要求执行该指令。执行过程可能需要多步操作，控制器将为之形成完成该指令功能所需要的操作控制信号。执行完毕后，回到取指令阶段，去取下一条指令。如此反复，直到整个程序执行完。,4.1.3 指令执行的基本步骤,4.1 CPU的功能和组成,取指令,译码,指令a,指令b,指令x,执行,指令的执行过程,要求填写图中空缺,指令部件（PC，IR，ID，地址

8、形成部件） 时序控制部件 微操作信号形成部件 中断控制逻辑 程序状态寄存器PSR,要求填写图中空缺,4.6 控制器的设计,使用指令译码器和一个计数器及其译码器来形成各状态的时序。 R-TYPE表示是R类指令 LD、ST、BEQZ表示分别是lw、sw、beqz指令,图4.22 模型机的硬连逻辑控制器,4.6 控制器的设计,进入各状态的条件 FETCH=T0 DECODE-REG=T1 LD-ST=（LD+ST）T2 LD2=LDT3 LD3=LDT4 ST2= STT3 RR-STEP1=R-TYPET2 RR-STEP2= R-TYPET3 BR1=BEQZT2 BR2=BEQZT3,得到各控

9、制信号的逻辑表达式 IRWrite= FETCH ALUSrcA= LD-ST+ RR-STEP1 ALUSrcB1= BR1 （ALUSrcB的高位） ALUSrcB0= LD-ST （ALUSrcB的低位） ALUOp1= RR-STEP1 DMtoReg= RR-STEP2 RegDst= LD3 RegWrite= RR-STEP2 +LD3 DMRead=LD2 DMWrite=ST2 Branch=BR2 PCWrite=BR2 CLR= LD3+ ST2+ RR-STEP2+ BR2,Wilkes微程序控制器的原理图 控制存储器CM 简称控存，用于存放实现整个指令系统的所有微程序

10、。 每个单元存放一个微指令字。 微指令寄存器IR 用来存放从控存读出的当前微指令。 微指令中包含两个字段 操作控制字段：直接与控制信号线连接，控制相关的部件完成微指令所规定的微操作。 地址控制字段：用于控制下一条微指令地址的产生。,5.2 微程序控制器的组成与工作过程,5.2 微程序控制器的组成与工作过程,微地址形成电路 该电路根据控制地址字段中的信息产生后续微地址。 微地址寄存器MAR 接受微地址形成电路送来的地址，为读取下一条微 指令做好准备。 地址译码器 将MAR中的微地址进行译码，找到被访问的控存 单元，将其中的微指令读出并存放于IR中。,5.2 微程序控制器的组成与工作过程,图5.2

11、 Wilkes微程序控制器原理图,5.2 微程序控制器的组成与工作过程,微程序控制器的工作过程（假设其微程序已经在控存中准备好） 1) 启动取指微程序，把要执行的机器指令（其地址由PC给出）从主存取到指令寄存器IR中，并完成对PC的增量操作。 2 ) 根据IR中指令的操作码，微地址形成电路产生该指令的微程序的入口地址，并送入MAR。 3 ) MAR中微地址经过译码，从控存中读取相应的微指令送入IR 4 ) IR中微指令的操作控制字段直接（或经过译码）产生一组微命令，送往相应的功能部件，控制它们完成所规定的微操作。 5) 微地址形成电路根据IR中微指令的地址控制字段和机器的状态信息（如程序状态字

12、PSW），产生下一条微指令的地址并送往MAR。 6) 重复上述步骤第3到第5步，直到该机器指令的微程序全部执行完毕,5.3 微程序设计技术,直接控制编码法（不译码法） 微操作控制字段的每一位直接对应一个微操作。 当某位为1时，就表示执行相应的微操作； 为0时就不执行该微操作。 优点：结构简单，并行性最好，操作速度快。 缺点：微指令字太长。,5.3 微程序设计技术,最短字长编码法 将所有的微命令进行统一的二进制编码，每条指令只定义一个微操作。 微操作控制字段的长度L与微命令的总数N的关系 L log2N 优缺点 微指令的字长最短，但要经过译码后才能得到所需要的微命令，执行速度会受到影响。 在一条

13、微指令中只能产生一个微命令，无法利用硬件所具有的并行性。,5.3 微程序设计技术,需对整个微操作控制字段进行译码，产生相应的一组微命令。,5.3 微程序设计技术,字段直接编码法 把微操作控制字段进一步划分为若干个字段，每个字段单独编码，每个码点表示一个微命令。 上面两种方法的折中方案： 字段之间采用直接控制，字段内部采用最短字长编码。 进行字段划分时，需要注意以下原则： 可以按功能和部件划分，对于机器中的每一种功能类型或每一个部件，分配一个字段； 把互斥的微操作分在同一字段，把相容的微操作分到不同的字段 ； 字段的划分应与数据通路相适应； 一般每个字段应留出一个码点，用于表示不发任何微命令。,

14、5.3 微程序设计技术,既能缩短微指令字长，又能实现较高的并行性，执行速度比较快。,字段间接编码 字段的编码的含义（即表示什么微命令）要由另外一个字段的编码来解释确定。 一个解释字段要同时对多个字段进行控制（解释），才能有效地缩短字长。 解释字段应有某些分类的特征,5.3 微程序设计技术,分为两大类：水平型微指令和垂直型微指令。 水平型微指令 一次能定义并执行多个微操作的微指令。 具有以下特点： 微指令字较长，一般为几十位到上百位。 例如：VAX-11/780机的微指令字长为96位。 微指令中描述并行微操作的能力强，在一个微周期中，能并行执行多个微操作。 微指令译码简单，一般采用直接控制编码法

15、和分段直接编码法。,5.3.2 微指令格式,5.3 微程序设计技术,优缺点 并行操作能力强、执行速度快、代码长度短。 微指令字比较长，明显增加了控存的宽度。 编制微程序比较复杂，难度较大，也不易实现设计的自动化。 垂直型微指令 一次只能定义一两个微操作（一般是数据传送），而且微指令字长比较短。 例如，一条垂直型运算操作的微指令的格式为：,5.3 微程序设计技术,其中： OP：微操作码 把两个源寄存器中的内容进行OP所规定的操作，结果存入目的寄存器字段所指定的寄存器中。 特点 微指令字短，一般为一、二十来位； 微指令的并行微操作能力差，一条微指令只能控制数据通路的一两种信息传送； 垂直型微指令是

16、通过一个称为微操作码的字段来定义微指令的基本功能和信息传送路径。执行时，需进行完全译码，译码比较复杂。 微指令的各二进制位与数据通路的各个控制点之间完全不存在直接对应关系。,5.3 微程序设计技术,微程序的顺序控制问题（微程序地址控制问题） 初始微地址 ：机器指令所对应的微程序的入口地址 形成下一条微指令的地址（称为后继微地址） 微程序入口地址的形成 公用的“取指令”微程序一般存放在控存中第0号单元或其它指定的控存单元开始的一片控存区域中。（这个地址是固定不变的） 根据IR中的操作码，找到该指令所对用的微程序的入口地址。,5.3.3 微程序的顺序控制,5.3 微程序设计技术,后继微地址的形成

17、两种方式：增量方式，断定方式。 增量方式 设置一个微程序计数器PC。 顺序执行时，给PC增加一个增量（通常为1）给出下一条微指令的地址。 遇到转移时，由微指令给出转移目标的微地址。 采用这种方式的微指令格式：,SCF,5.3 微程序设计技术,微地址控制方式的原理框图,注意：需要掌握此图的分析,模型机的微程序控制器,ROM1散转表,ROM2散转表,原码一位乘法的运算流程,例6.7 已知XfX原01101，YfY原11011，n4， 求UfUV原XfX原YfY原？ 解： 符号位Uf 1 得：UfUV原XfX原YfY原110001111,6.3 定点数的乘除法运算,6.3 定点数的乘除法运算,6.3

18、 定点数的乘除法运算,Booth乘法。它是由英国的布斯（A.D.Booth）夫妇首先提出的。 若参加运算的为两个n位的定点补码数，则乘积为 2n位的补码数。其中各自包含一位符号位。 设 被乘数XXn-1Xn-2X1X0 乘数YYn-1Yn-2Y1Y0 则乘积UVXY,6.3.2 补码一位乘法,6.3 定点数的乘除法运算,Booth乘法的运算规则 （1）参加运算的数都是补码表示的，符号位一同参加运算，得到的结果也是补码数。 （2）乘数Y的末尾增设一位附加位Y-1，初始值为0。部分积的初值为0。 （3）根据乘数Y的最低两位Y0Y-1的值，进行相应的操作。具体操作如表所示。 其中“X”是通过“X补”

19、来实现。 （4）将上述过程（3）重复n遍，最后得到的部分积就是运算结果。,6.3 定点数的乘除法运算,Booth乘法的操作,Booth乘法的运算流程 其中：UUX通过UUX补来实现。,6.3 定点数的乘除法运算,例6.8 已知X补1101，Y补1011，n4， 求UV补X补Y补？ 解：X补0011 得：UV补X补Y补00001111,6.3 定点数的乘除法运算,按保存数据的方式不同，将随机存储器分为两类： 静态RAM 动态RAM,7.2 随机存储器,7.2.1 静态随机存储器,存储位元电路：存储一位二进制信息的电路 一个六管SRAM存储位元电路,7.2 随机存储器,T1、T2管：工作管，它们交

20、叉耦合构成触发器。 T3、T4管：负载管 T5、T6管：门控管,T1导通、T2截止为“1”状态，这时位线D为高电位，保存信息“1”； T2导通，T1截止为“0”状态，这时位线D为低电位，保存信息“0”。,7.2 随机存储器,利用MOS晶体管的管极电容来存储二进制信息。 电容上有电荷：二进制信息“1” 电容上无电荷：二进制信息 “0” 一个单管DRAM存储位元电路 由一个晶体管T和一个电容C构成 C上有电荷表示所存信息为“1”，无电荷表示所存信息为“0”。,7.2.2 动态随机存储器DRAM,7.2 随机存储器,保持 当字驱动线W处于低电位时，T截止，切断了电容C的通路，使得C保持其电荷不变。

21、当要写入或读出信息时，首先要使字驱动线处于高电位，将T管打开处于导通状态，电容C与位线相连。 写入操作 写入“1” ：在位线D上加高电位，通过T对电容C充电，使C充满正电荷，写入的信息“1”以电荷的形式保存在电容上。 写入“0”：在位线D上加低电位，电容C通过T放电，使C上原有电荷几乎放光，存储了信息“0”。,7.2 随机存储器,读操作 当T导通以后，若原存信息为“1”，电容C上的电荷通过T输出到位线上，在位线上检测到电流，表示所存信息为“1”。 若原存信息为“0，电容C上几乎无电荷，在位线上检测不到电流，表示所存信息为“0”。 破坏性读出 读操作后需要进行恢复工作。 恢复：再给电容C充电，相

22、当于进行一次写“1”的操作,7.2 随机存储器,DRAM的特点 基本存储位元电路中所含晶体管数目少、集成度高、成本低、功耗小。 它需外加刷新电路。 工作速度比SRAM慢得多。 破坏性读出且需要刷新,7.6 辅助存储器,磁记录方式 磁记录方式是一种编码方式，即按照某种规律将一连串的二进制数字信息变换成磁层上相应的磁化状态。 写入电流波形如图所示 常用的磁记录方式有6种 归零制（RZ） 记录“1”时，写磁头线圈中通以正向脉冲电流； 记录“0”时，通以反向脉冲电流。 不归零制（NRZ） 记录“1”时，写磁头线圈中通以正向电流； 记录“0”时，通以反向电流。 又称为 “见变就翻”的不归零制。,7.6

23、辅助存储器,见“1”就翻的不归零制（NRZ1） 记录“1”时，在位周期中间写电流改变一次方向； 记录“0”时，写电流方向维持不变。 调相制（PM） 又称相位编码 记录“1”时，写电流在位周期中间由正变为负； 记录“0”时，写电流在位周期中间由负变为正。 当相邻两位相同时，两位交界处电流要改变一次方向。,7.6 辅助存储器,调频制（FM） 不论记录“1”还是“0”，在相邻两位交界处电流都改变一次方向； 记录“1”时，写电流在位周期中间改变一次方向； 记录“0”时，写电流在位周期中间方向不变。 改进的调频制（MFM） 记录“1”时，写电流在位周期中间总是改变方向； 记录单个“0”时，写电流不改变方

24、向，但记录连续的“0”时，写电流在相邻两位边界改变方向。 采用MFM制的记录密度是FM制的两倍。 需掌握看图分辨能力！,7.6 辅助存储器,是调频制（FM） 是改进调频制（MFM） 是调相制（PE） 是调频制（FM） 是不归零制（NRZ） 是“见1就翻制”（NRZ1）,8.1 总线的概念,8.1.1 总线（BUS）的基本概念,总线的特性 物理特性 指总线在物理连接上的特性，包括连线的数量、连线类型，总线的插头、插座形状以及引脚线的排列方式等。 依据连接类型的不同，总线分为电缆式、主板式和底板式。 依据连线数量的不同，总线分为串行总线和并行总线。 电气特性：指总线的每一根线上的信号传递方向、信号

25、有效电平的范围。 功能特性：指总线中每一根线的功能。 时间特性：指总线中每根线在什么时间内有效，以及每根线产生的信号之间的时序关系。,8.1 总线的概念,2.总线的内部结构 数据传送总线：由地址线、数据线、控制线组成。 数据线用于源部件和目的部件之间的数据传送。 地址线用来给出源数据或目的数据所在的主存单元或I/O端口的地址。 控制线用来控制对数据线和地址线的访问和使用，并且传送定时信号和命令信息等。 仲裁总线：包括总线请求线和总线授权线。 中断和同步总线：用于处理带优先级的中断操作，包括中断请求线和中断认可线（中断响应线）。 公用线：包括时钟信号线、电源线、地线、系统复位线以及加电或断电的时

26、序信号线等。,8.1 总线的概念,8.1 总线的概念,总线的参数 时钟频率 总线的工作频率，通常以MHz表示。 对同步总线来说，在数据总线宽度相同的情况下，总线的时钟频率越高，其数据吞吐量就越大。 总线宽度 总线的数据连线的数量，通常以位为单位。 一般来说，总线的宽度与计算机的字长相同。 总线传送速率 总线每秒钟能够传送的字节数，用MB/s表示，也称总线带宽。 （每秒多少兆字节）,【例】 某总线在一个总线周期中并行传送32位数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHz，总线带宽是多少? 如果一个总线周期中并行传送64位数据，总线时钟频率升为66MHz，总线带宽是多少?

27、【解】 总线带宽 = (32 bit / 8 bit/B) 33 MHz = (32 bit / 8 bit/B) 33 M/s = 132 MB/s 总线带宽 = (64 bit / 8 bit/B) 66 MHz = (64 bit / 8 bit/B) 66 M/s = 528 MB/s,8.1 总线的概念,4 总线的特点 优点 多个部件采用总线方式互连，可以大大降低部件之间互连的复杂性，大幅度减少连线的数量，降低成本。 使用总线互连后，各部件之间连接的多个接口变成了每个部件与总线间的单一连接接口，接口的器材量大幅度减少。 可扩展性好。 缺点 总线由它所连接的的所有部件分时共享使用，当多

28、个部件同时需要传送数据时，有可能成为系统的瓶颈。 总线是计算机系统的核心部分之一。当总线出故障时，系统会瘫痪。 总线的速度受到物理因素的严重限制：总线长度和总线上的设备数量（和由此导致的总线负载）。,8.1 总线的概念,按照总线所处的位置以及所连接的模块功能大小的不同分成3类： 内部总线 CPU芯片内部连接各模块的总线。 也称为片内总线。 系统总线 连接计算机系统中CPU、存储器和I/O模块等主要功能部件的总线。 也称为板级总线。 I/O总线 也称为设备总线。 专门用于连接主机和I/O设备的总线。,8.1.2 总线的分类,8.1 总线的概念,按照总线一次传送的数据位数可将总线分为 串行总线（1

29、位） 并行总线（多位） 按照总线的信号是否有多种功能分为 专用总线 复用总线,8.1 总线的概念,按照总线的定时方式的不同分为 同步总线 异步总线 按照所传送的信息的类型分为 地址总线 数据总线 控制总线 按照允许的数据传送方向分为 单向传送（单工）总线 双向传送（双工）总线,总线主设备是总线操作的发起者，一般具有较完备的总线控制功能。 总线从设备则不能引发总线操作，它只能在总线操作中作为被操作的对象。 在任意时刻一根总线上工作的主设备不能超过一个，否则将会导致总线使用权和总线上信息的混乱。,8.2 总线系统的工作原理,8.2.1 主设备/从设备,8.2 总线系统的工作原理,任务：负责管理总线

30、的使用。 可以设置一个专门的总线控制器，也可以将控制器的功能分布到总线的各个部件或设备上去实现。 总线控制器的具体功能 总线系统的资源分配与管理。 负责向使用总线的功能模块分配中断向量号、DMA通道号和I/O地址等资源。 提供总线定时信号。 即产生总线操作所需要的各种总线命令和标识信号，产生各种定时信号等。,8.2.2 总线控制器,8.2 总线系统的工作原理,负责总线使用权的仲裁。 当总线中有多个模块都要使用总线发送信息时，总线控制器要按照一定的优先权算法，从中确定一个模块为当前总线的控制者，把总线的控制使用权交给它。 即使它成为当前的主设备，这时其它使用总线的设备都是从设备。 负责实现不同总

31、线协议的转换和不同总线之间传送数据的缓冲。,总线系统的工作就是在总线控制器的作用下，通过总线设备接口控制和管理连接在总线上的各种设备。 设备使用总线的时序关系,8.2.3 总线的工作过程,设备使用总线的具体过程 设备发出总线使用请求，并等待获得总线使用权； 总线控制器根据使用总线的规则，对该请求给出应答，允许该设备使用总线； 设备在得到应答以后，开始使用总线进行数据交换； 数据交换完成后，设备将发出撤销使用总线请求，表示本次使用总线完毕； 总线控制器在接收到撤销使用总线的请求信号后，收回总线使用权，使总线处于释放状态，然后发出总线撤销使用应答信号； 总线进入空闲状态，可以接收新的请求。,8.2

32、 总线系统的工作原理,总线接口（Interface） 在外围设备与总线之间提供连接的逻辑部件。 （也称为适配器Adapter） 在外设与总线之间起着“转换器”的作用，以便实现它们之间的信息传送。 实现高速CPU与低速外设之间工作速度上的匹配和同步， 并完成计算机和外设之间的所有数据传送和控制 总线、接口（适配器）和外设之间的关系 设备控制器的功能 通过接口接收来自其它部件的各种信息，并根据设备的不同要求把这些信息传送到设备，或者从设备中读出信息传送到接口，再送给其它部件。,8.2.4 总线接口,8.2 总线系统的工作原理,总线、接口和外围设备,8.2 总线系统的工作原理,典型的接口具有以下功能

33、 控制：接口依据程序指令能控制外设的动作。 如启动、关闭设备等。 缓冲：接口在外设和系统的其它部件之间提供缓冲功能，以补偿各种设备在速度上的差异。 状态：接口能监视外设的工作状态并保存状态信息。 状态信息包括数据“准备就绪”、“忙”、“错误”等，供 CPU询问外设时进行分析。 转换：接口可以完成任何要求的数据转换。 整理：接口可以完成一些特别的功能。 例如在需要时可以修改字计数器或当前内存地址寄存器。 程序中断：每当外设向CPU请求某种动作时，接口即发出一个中断请求信号给CPU。 例如，设备完成了一个操作或设备中存在一个错误，接口就发出中断信号。,8.3 总线的仲裁、定时和数据传送,菊花链查询

34、方式,8.3 总线的仲裁、定时和数据传送,优点：结构简单，很容易扩充设备。 缺点 因为查询链的优先级是固定的，当优先级高的设备频繁提出请求时，低优先级设备可能永远也得不到允许。 对电路故障较敏感，一个设备的故障会影响到后面设备的操作。 当这个链比较长时，总线的速度会受到比较大的影响 。 计数器定时查询方式 在控制器中设置一个计数器。 计数器的初始值可由程序来设置，因而设备的优先级可以通过设置不同的计数初始值来改变。,8.3 总线的仲裁、定时和数据传送,计数器定时查询方式,8.3 总线的仲裁、定时和数据传送,一种循环优先级方式 优缺点 具有灵活的优先级，它也不像菊花链查询方式那样对电路故障非常敏

35、感。 增加了一组设备线以及相关的计数和查询比较电路。 独立请求方式 一种并行仲裁方式 总线请求线BRi 总线授权线BGi,8.3 总线的仲裁、定时和数据传送,独立请求方式,8.3 总线的仲裁、定时和数据传送,优点 仲裁速度快，即确定优先响应的设备所花费的时间少，不用逐个设备地查询。 对优先次序的控制也比较灵活。 缺点 每台设备与总线仲裁器之间都需要设置一根总线请求信号线和一根总线许可信号线。 由于总线控制部件提供的连线的数目是固定的，这样就限制了可以连接到总线上的设备的数量。,8.3 总线的仲裁、定时和数据传送,同步定时 系统中有一个供所有设备使用的统一时钟 总线上事件的发生时刻都是以该时钟作

36、为参照基准的。 CPU经同步总线从存储器读取数据的时序图 同步总线具有的特点 所有总线设备都是在统一的总线时钟下进行总线操作。 所有总线信号和命令信号必须与总线时钟同步，即总线上所有事件都在总线时钟开始或结束时发生。 所有总线操作都是以总线周期为基本时间单位，即所用的时间都是时钟周期的整数倍。 存在时间上的浪费。,8.3 总线的仲裁、定时和数据传送,同步总线的存储器读过程,8.3 总线的仲裁、定时和数据传送,异步定时 不需要统一的时间标志，总线周期的长度是可变的，任何一个事件出现在总线上的时刻都取决于前一事件的出现。 采用应答方式工作。 通过异步总线对存储器进行读操作的过程 总线主设备发出读命

37、令信号和存储器地址信号，经一段时间，待信号稳定后，再发出主设备同步请求信号MSYN。 当存储器（总线从设备）接收到MSYN信号后，进行存储器读操作。操作完成时，将读出的数据送到数据总线上，然后发出总线从设备同步请求信号SSYN。,8.3 总线的仲裁、定时和数据传送,异步总线的存储器读过程,总线上的信息交换包括两个阶段 地址命令阶段（简称地址期） 数据传送阶段（简称数据期） 复用型总线，地址线和数据线是共享同一组连线。,8.3.3 总线的数据传送方式,8.3 总线的仲裁、定时和数据传送,总线的数据传送方式有三种： 基本数据传送方式 成组数据传送方式 特殊数据传送方式 基本数据传送方式 总线最基本

38、的数据传送方式：单个数据读和单个数据写 读操作是把数据从从设备读到主设备 写操作是把数据从主设备传送到从设备并写入相应的地方 典型特征：数据传送阶段只进行一次数据传送操作。,8.3 总线的仲裁、定时和数据传送,在复用型总线上进行读操作的时间关系示意图 每传送一个数据就需要一个地址期和一个数据期。,复用型总线的基本传送方式（读操作）,8.3 总线的仲裁、定时和数据传送,成组数据传送方式 也称为块传送方式或猝发传送方式。 目的：为了能高效率地进行成块数据（存放在一片连续的地址空间中）的传送。 在一个地址期后面可以跟一连串的数据期。 能大幅度地减少整批数据的传送时间。,复用型总线的成组数据传送方式（

39、读操作）,8.3 总线的仲裁、定时和数据传送,特殊数据传送方式 比较常见的两种特殊数据传送方式： “读后写” 又被称为“读修改写” 即对一个地址中的数据进行读出、修改后再写回去，而且整个操作过程不能被打断。 “写后读” 在进行操作的过程中，不允许被中断。 先进行写操作，然后紧接着就读出刚写进去的值，并进行数据校验，以确定数据是否被正确地写入。,下面简单介绍实验4,8.4 总线实例,PCI总线概述 一种与处理器无关的高性能总线 Intel公司首先提出了PCI概念，并联合IBM、Compaq、AST、HP、Apple等几十家公司共同制定了PCI标准（1992年）。 PCI是Peripheral C

40、omponent Interconnect（设备部件互连）的缩写。 其1.0版本于1992年发布， 2.0版本于1993年发布，2.1版本于1995年发布，PCI2.2版本于1999年发布。 一个基于PCI构成的多级层次总线结构的示意图,8.4.2 PCI总线,8.4 总线实例,PCI主要具有以下的特点 总线宽度大。 PCI总线的宽度为32位或64位。 支持成组传送，数据传送速率高。 PCI总线的时钟频率为33.3MHz/66.6MHz，所以其最大传送速度可达533MB/s。 通过桥接器可以构成多级层次总线结构。 采用PCI总线可以在一个系统中让多种总线共存，容纳不同速度的设备一起工作。 独立

41、于CPU。 提供自动配置能力。使用配置寄存器来支持设备的自动识别和配置 可靠性高。在地址、命令和数据线上提供了奇偶校验。,8.4 总线实例,工业标准总线（Industry Standard Architecture） IBM于1984年为推出微型计算机PC/AT而建立的系统总线标准 也称为AT总线 共有98根信号线，分成地址线、数据线、控制线、时钟线和电源线5种。 总线的主要特点 由8位的PC总线发展而来的16位总线 最高工作频率为8MHz 数据传输速率达到16MB/s 地址线24条，可寻址16M字节地址空间。,8.4.3 ISA总线,8.4 总线实例,扩充的工业标准总线 （Extended

42、Industry Standard Architecture） 32位总线 共有198根信号线 时钟频率为8.33MHz 支持多个总线主控和成组传送 具有独立的数据线和地址线，其宽度都是32位，最大寻址空间为4GB，最大数据传送速率为33MB/s 。,8.4.4 EISA总线,8.4 总线实例,一种通用的全开放局部总线（1991年） 也称为VL总线（VESA Local bus） VESA（Video Electrocnic Standard Association，即视频电子标准协会）与60多家公司联合推出 VL总线的主要目标 支持CPU直接与高速视频控制器连接，其它的高速外设如硬盘、局域网

43、卡等也可以使用VL总线，以充分提高系统的性能。 VL总线的数据宽度为32位，可以扩展到64位。 直接采用CPU的时钟，最高主频可达66MHz。 实际上受限于VL总线扩展槽的性能，不能超过40MHz，一般为33MHz。 VL的最大传送率达到132MB/s，是ISA总线传送率的16倍。,8.4.5 VESA总线（VL总线）,Small Computer System Interface（小型计算机系统接口）的简称，是一种直接连接外设的并行I/O总线。 用于连接硬盘、光驱、扫描仪等等需要高速数据传送的设备。 接在SCSI总线上的设备以菊花链的形式相连。,8.4.6 SCSI总线,SCSI接口配置实例

44、,8.4 总线实例,SCSI总线的仲裁采用自举分布式方案，连接在总线上的每台设备都有一个唯一的标识号ID（07）。 （标识号也就是该设备的优先级，7为最高，0为最低） SCSI总线的主要特性 SCSI是系统级的标准输入输出总线接口，可以与各种采用SCSI接口标准的外部设备相连，总线上的主机适配器和SCSI外设的总数最大为8个（SCSI-3允许连接16个）。 SCSI支持多任务并行操作，具有总线仲裁功能。,8.4 总线实例,USB总线的特点 使用方便 速度快 USB接口的最高传输率可达每秒480Mb 连接灵活 低成本电缆（和Hub）连接 USB通过一根4芯的电缆传输信号和电源，电缆长度可达5米。

45、 独立供电,8.4 总线实例,USB总线的系统结构 在USB系统中，设备与主机采用星形连接 。,Hub：集线器,8.4 总线实例,IEEE 1394总线的由来 称为FireWire或iLink，是一种高性能的串行接口。 数码影像设备的传输标准，它定义了数据的传输协定及连接系统，可以较低的成本达到较高的性能。 IEEE 1394标准中 传输速率被定义为100/200/400Mb/s三种 通常就称为S100/S200/S400,8.4.8 IEEE 1394总线,8.4 总线实例,IEEE 1394 的主要技术特点 传输速率高，并具有升级性能。 IEEE 1394规范的传输速率：100400 Mb

46、/s IEEE 1394b可以升级到800 Mb/s、1.6 Gb/s甚至3.2 Gb/s。 分层的主控制器结构。 采用树型或菊花链结构，设备间电缆最大长度4.5 m； 采用树型结构时可达16层，从主机到最末端总长可达72 m。 同时支持同步和异步两类传输模式，即在同步数据传输的同时可以进行异步数据传输 。 采用对等结构（Peer to Peer），不强调要由计算机控制这些设备。,9.1 I/O系统概述,总线型连接方式 一种简单的总线连接方式 特点：控制简单，而且系统易于扩充。 缺点： 所有外设都挂接在该系统总线上，每次只能实现一对外设或部件之间的连接。 系统总线容易成为瓶颈。 一种在现代计算

47、机中使用比较多的组织结构 采用多条总线，不同速度、不同用途的外备挂接在不同总线上。 优缺点：系统模块化程度高，I/O接口扩充方便。但不适用于需要配备大量外设的场合。,9.1.1 主机与外设之间的连接方式,9.1 I/O系统概述,总线型连接方式,典型的总线连接,9.1 I/O系统概述,通道（Channel）连接方式 通道处理机技术，由一种称为通道的专用硬件来专门负责整个计算机系统的输入/输出工作。 通道也称为通道处理机，它能执行通道指令。 “主机通道I/O接口（设备控制器）外设”的4级I/O系统 缺点：实现成本比较高。 （一般用于大、中型机系统中 ）,9.1 I/O系统概述,“主机通道I/O接口

48、外设”的4级I/O系统,9.1 I/O系统概述,外围处理机连接方式 把CPU从管理I/O工作中解放出来，让它充分忙碌于计算。 关键：要把越来越多、甚至全部的I/O管理工作“下放”给功能更强的部件来完成。 外围处理机连接方式把所有跟I/O有关的工作都接管过去。 通过编制程序实现对I/O设备的控制，因而通用性好，适应性强。 除了所有的I/O管理工作外，外围处理机还把编辑、源程序编译等几乎所有的“外围工作” 都接了过去。,9.1.2 I/O设备的编址方式,对设备编址就是对设备接口中的寄存器进行编址。 这些寄存器经常被称为端口。 每一台设备需要若干个端口地址。 对I/O设备的编址方式有两种 独立编址

49、CPU给I/O设备提供一个与主存地址空间分开、完全独立地址空间 I/O设备使用的地址称为I/O地址或I/O端口地址。 在CPU中设置专用的I/O指令来访问I/O设备。 需要一个标志信号来表示所访问的地址是I/O设备的地址（以区别于主存地址）。 统一编址 也称为“存储器映射I/O”。 将一部分存储器地址空间专门留出来，分配给I/O设备。 用访存指令对这些地址进行读写将引起I/O设备的数据传输。,9.1 I/O系统概述,按照从简单到复杂、从低级到高级、从集中管理到 分散管理的次序，数据传送控制方式可以分为5种： 程序查询方式 程序中断方式 DMA方式 通道方式 I/O处理机方式,9.1.3 数据传送控制方式,9.1 I/O系统概述,程序查询方式 CPU和外设之间的数据传送依靠计算机程序控制。 在进行输入输出操作后，CPU需要反复不断地查询