《主要要求.ppt》由会员分享，可在线阅读，更多相关《主要要求.ppt（30页珍藏版）》请在三一文库上搜索。
1、,主要要求：,理解加法器的逻辑功能及应用。,了解数值比较器的作用。,4.7 数值比较器,数值比较器,Digital Comparator，又称数字比较器。用于比较两个数的大小。,(一) 1 位数值比较器,(二) 多位数值比较器,可利用 1 位数值比较器构成,比较原理：从最高位开始逐步向低位进行比较。,例如 比较 A = A3A2A1A0 和 B = B3B2B1B0 的大小：,若 A3 B3，则 A B；若 A3 B3，则 A B；若 A3 = B3，则需比较次高位。,若次高位 A2 B2，则 A B；若 A2 B2，则 A B；若 A2 = B2，则再去比较更低位。,依次类推，直至最低位比较
2、结束。,COMP,图1 数值比较器通用逻辑符号,根据电路写表达式：,根据表达式列写数值比较器的真值表：,已知电路写表达式,表4-1-9 图4-1-23所示电路真值表,集成位数值比较器,多位数值比较器是由高位开始比较，逐位进行。对于集成数值比较器，设置有级联信号输入端，接收来自低位比较器的输出结果。若比较器的各位比较结果都相等，最终结果取决于级联信号输入。,图 3：4位数值比较器逻辑符号,COMP,A0,A1,A2,AB,AB,AB,0,3,P,FAB,FAB,A3,B0,B1,B2,0,3,Q,B3,PQ,PQ,PQ,FAB,在单独使用或作为最低位片使用时，为了不影响比较结果，低位片级联输入A
3、B、AB应置，A=B置。,FAB,FAB,FAB,1,图1： 4位数值比较器扩展成8位数值比较器,数值比较器的位数扩展,(1) 级联扩展,由图可见，低位的比较结果作为高位的条件。级联扩展法结构简单，但运算速度低。,(2) 并联扩展,COMP 0,0,3,P,Q,PQ,PQ,0,3,COMP 4,A3,PQ,PQ,B3,0,0,1,A2,B2,A1,B1,A0,B0,PQ,COMP 1,0,3,P,Q,PQ,PQ,0,3,COMP 2,0,3,P,Q,PQ,PQ,0,3,COMP 3,0,3,P,Q,PQ,PQ,0,3,图补： 并联方式扩展数值比较器的位数,并联扩展采用两级比较法，各组的比较是并
4、行进行的，因此运算速度比级联扩展快。,书P149,补充：采用中规模集成器件实现组合逻辑函数,方法及依据,中规模集成器件都具有某种确定的逻辑功能，可以写出输出和输入关系的逻辑函数表达式。采用集成器件实现逻辑函数时，可以将要实现的逻辑函数表达式进行变换，使之尽可能地与某种集成器件的逻辑函数表达式类似。 一般来说，使用数据选择器实现单输出函数；使用译码器和附加逻辑门实现多输出函数；对一些具有某些特点的逻辑函数，如输出信号为输入信号的相加，则采用加法器来实现。 采用中规模集成器件设计组合逻辑电路既可省去繁琐的设计，也可以避免设计中带来的错误，以提高电路的可靠性。,用具有n个地址输入端的数据选择器实现n
5、变量的逻辑函数,对于数据选择器，输出与输入信号之间存在如下关系：,以上说明： 只要将作出逻辑函数的卡诺图，将输入变量加到8选1数据选择器地址端，在数据输入端按卡诺图中最小项方格中的值相连，就可以实现任意输入变量的组合逻辑函数。,例1 用8选1数据选择器实现函数,解 第一步：作卡诺图。,第二步：画接线图。 注意：将函数输入变量A、B、C作为数据选择器的地址时，应当保持变量顺序与地址端高低位的对应关系。例如变量A接地址A2端、B接地址A1端、C接地址A0端，否则输出端得到的函数并非所要实现的函数。,例2 用8选1数据选择器实现4变量逻辑函数： F(A,B,C,D) = m(1,5,6,7,9,11
6、,12,13,14),解题指导,8选1数据选择器有3个地址输入端、8个数据输入端，而4变量逻辑函数有16个最小项，所以需要采用两片8选1数据选择器，扩展成16选1数据选择器，从而得到4个地址输入端和16个数据输入端，以满足本题的要求。,(1) 扩展法,用具有n个地址输入端的数据选择器实现m变量的逻辑函数(mn),0 1 2 3 4 5 6 7,A2,G,0,7,MUX ,Y,A0,EN,0 1 2 3 4 5 6 7,A2,G,0,7,MUX ,Y,A0,EN,F,1,解 F(A,B,C,D) = m(1,5,6,7,9,11,12,13,14) 第一步：将两片8选1MUX，扩展成16选1MU
7、X。,第二步：分配变量，确定数据输入端的二值电平。,图1 用两片8选1MUX实现例2函数,A1,A1,0 1 2 3,A1,G,0,3,MUX ,Y,A0,EN,D,C,ST,0 1 2 3,G,0,3,MUX ,Y,EN,ST,0 1 2 3,G,0,3,MUX ,Y,EN,ST,0 1 2 3,G,0,3,MUX ,Y,EN,ST,1,0 1 2 3,1,G,0,3,MUX ,Y,0,EN,ST,B,A,F,图2 用5片4选1MUX实现上例2函数,采用4选1数据选择器的实现方法。,A1,A0,A1,A0,A1,A0,F(A,B,C,D) = m(1,5,6,7,9,11,12,13,14)
8、,(2) 降维图法,概念：卡诺图的变量数称为该图的维数。 如果把某些变量也作为卡诺图小方格内的值，将减小卡诺图的维数，这种卡诺图称为降维卡诺图。 作为降维图小方格中值的那些变量称为记图变量。,图3 降维图示例,0,0,0,0,0,0,1,1,00,01,11,10,00,01,CD,AB,0,1,1,0,0,1,1,1,11,10,0,0,D,D,0,1,1,D,00,01,11,10,0,1,AB,C,(a) F函数的卡诺图,(b) 3变量降维图,0,CD+CD,C,C+D,0,1,0,1,A,B,(c) 2变量降维图,通过降维以后，相当于减少了逻辑函数的变量数目。当降维卡诺图的维数与数据选
9、择器的地址输入端数目相等时，即可按照用具有n个地址输入端的数据选择器实现n变量逻辑函数的方法来实现m变量的逻辑函数。,例3 用8选1数据选择器实现函数 F(A,B,C,D) = m(1,5,6,7,9,11,12,13,14),解题指导,8选1数据选择器只有3个地址输入端，而将要实现的是4变量的逻辑函数，所以需要将4变量卡诺图降维变成3变量降维卡诺图。这里选择D为记图变量。,解 第一步：将4变量卡诺图降维变成3变量降维卡诺图。,第二步：画逻辑图，确定数据输入端记图变量及二值电平。,F(A,B,C,D) = m(1,5,6,7,9,11,12,13,14),注意：可以选择不同的变量作为记图变量，
10、不同的选择方案会有不同的结果。要得到最佳方案，必须对原始卡诺图进行仔细分析，以选择子函数最少或最简单的方案。,例4 用8选1数据选择器实现逻辑函数 F(A,B,C,D,E) = m(0,1,3, 9,11,12,13,14,20,21,22,23,26,31),解 作函数的卡诺图和降维卡诺图。,0 1 2 3 4 5 6 7,G,0,7,MUX,Y,EN,C,B,A,F,1,D,&,用8选1MUX实现例4,&,&,&,E,添加必要的逻辑门，构成逻辑电路。,A0,A1,A2,ST,0 1 2 3,G,0,3,MUX,Y,EN,D,C,ST,0 1 2 3,G,0,3,MUX,Y,EN,ST,0
11、1 2 3,G,0,3,MUX,Y,EN,ST,E,0 1 2 3,G,0,3,MUX,Y,EN,ST,B,A,F,图4-2-23 4选1MUX实现例4-8函数,采用4选1数据选择器的实现方法。,1,A0,A1,A0,A1,A0,A1,A0,A1,利用译码器实现组合逻辑函数,一个n变量的完全译码器（变量译码器）的输出包含了n变量的所有最小项。用n变量译码器加上输出门，就能获得任何形式的输入变量不大于n的组合逻辑函数。,例1 用译码器实现一组多输出逻辑函数,解 该组多输出逻辑函数均为输入变量，因此可选用3线-8线译码器实现。如CT54S138，在使能端均为有效电平的情况下，电路完成译码功能，输出
12、与输入变量之间的关系为：,第一步：将各函数写成最小项表达式，并进行变换。,若将输入变量A、B、C分别加到译码器的地址输入端A2、A1、A0，用与非门作为各函数的输出门，即可实现该多输出函数的逻辑电路。,第二步：分配变量，画逻辑图。,C,B,A,BIN/OCT,&,7,6,5,4,3,2,1,0,1,2,4,STA,STB,STC,1,&,&,F3,F1,&,F2,用译码器实现例1函数,思考题 使用3-8译码器及与非门实现一个一位全加器电路,采用全加器实现组合逻辑函数,若某一逻辑函数的输出恰好是输入代码所表示的数加上某一常数或另一组输入代码，可用全加器实现。,依题意：余3 BCD码是在8421
13、BCD码的基础上加上常数3(0011)，因此可采用4位全加器，8421 BCD码作为一组数据输入，另一组输入端接入常数(0011)，输出F3F0即为余3 BCD码，从而实现了码制的转换。,例2 设计将8421 BCD码转换成余3 BCD码的码制转换电路。,例3 用全加器实现两个位8421 BCD码十进制加法运算。,解题指导,1位8421 BCD码十进制数由4位二进制码组成，加法运算时是“逢十六进一”，而十进制数相加是“逢十进一”，二者之间进位差6。当十进制数需发生进位时，8421 BCD码的4位二进制数还差6才能使最高位发生进位；反之，如果8421 BCD码产生了进位，本位结果（和数）比十进制数也差6。因此，在计算结果中应加6进行修正。,解 根据分析，当两个8421 BCD相加有进位信号产生时，或者和输出的数在1015之间时，应产生修正控制信号F，完成加6修正。,A,B,3,0,P,F0,F1,3,0,Q,F2,CI,3,0,F3,CO,图 用全加器实现两个8421 BCD码加法,8,4,2,1,8,4,2,1,被加数,加数,3,0,P,1,2,3,0,Q,4,CI,3,0,8,CO,8,4,2,1,8,4,2,1,1,&,&,&,F,进位,和,相加,修正判别,修正,