第1章微细加工与MEMS技术引论.ppt

《第1章微细加工与MEMS技术引论.ppt》由会员分享，可在线阅读，更多相关《第1章微细加工与MEMS技术引论.ppt（57页珍藏版）》请在三一文库上搜索。

1、微细加工与MEMS技术,电子科技大学 微电子与固体电子学院,教材： 微电子制造科学原理与工程技术，Stephen A. Campbell，电子工业出版社,主要参考书： 微细加工技术，蒋欣荣，电子工业出版社 VLSI Technology, S. M. Sze 半导体制造技术，Michael Quirk, Julian Serda，电子工业出版社,微细加工技术的涉及面极广，具有 “大科学” 的性质，其发展将依赖于基础材料、器件物理、工艺原理、精密光学、电子光学、离子光学、化学、计算机技术、超净和超纯技术、真空技术、自动控制、精密机械、冶金化工等方面的成果。 微细加工技术的应用十分广泛，主要应用于

2、微电子器件、集成电路以及微机电系统（MEMS）的制造。 加工尺度：亚毫米 纳米量级。 加工单位：微米 原子或分子线度量级（1010 m）。,1.1 主要内容,第 1 章 引论,第一台通用电子计算机：ENIAC（ Electronic Numerical Integrator and Calculator） 1946年2月14日 Moore School，Univ. of Pennsylvania 19,000个真空管组成,大小：长24m，宽6m，高2.5m 速度：5000次/sec；重量：50吨； 功率：140KW； 平均无故障运行时间：7min,1.2 微细加工技术在集成电路发展中的作用,一

3、、半导体产业发展历程,1947年12月23日第一个晶体管，NPN Ge晶体管。 W. Schokley， J. Bardeen，W. Brattain晶体管的剖面图,获得1956年Nobel物理奖,晶体管的剖面图,特点：体积小，无真空，可靠，重量轻等。,肖克莱 ( William Shockley),巴丁 (John Bardeen),布拉顿 (Walter Brattain),1958年第一块集成电路：TI公司的Kilby，12个器件（两个晶体管、两个电容和八个电阻），Ge晶片,获得2000年Nobel物理奖,Ti公司Jack Kilby （杰克.基尔比）,Robert Noyce (罗伯特

4、.诺依斯),1959年 美国仙童/飞兆公司（ Fairchild Semiconductor ）的R.Noicy（罗伯特.诺依斯）开发出用于IC的Si平面工艺技术，从而推动了IC制造业的大发展。,1960年仙童公司制造的IC,半导体产业发展史上的几个里程碑,1962年Wanlass和C. T. Sah CMOS技术 现在集成电路产业中占95%以上。 1967年Kahng和S. Sze 非挥发存储器 1968年Dennard（登纳德） 单晶体管DRAM 1971年Intel公司微处理器计算机的心脏 第一个微处理器4004。4004规格为1/8英寸 x 1/16英寸，仅包含2000多个晶体管，采用

5、英特尔10微米PMOS技术生产。,集成电路发展简史 58年，锗 IC 59年，硅 IC 61年，SSI（10 100 个元件/芯片），RTL 62年，MOS IC，TTL，ECL 63年，CMOS IC 64年，线性 IC,65年，MSI （100 3000个元件/芯片） 69年，CCD 70年，LSI （3000 10万个元件/芯片），1K DRAM 71年，8位 MPU IC，4004 72年，4K DRAM，I2L IC 77年，VLSI（10万 300万个元件/芯片），64K DRAM， 16位 MPU 80年，256K DRAM，2 m 84年，1M DRAM，1 m 85年，32

6、位 MPU，M 68020,86年，ULSI（300万 10亿个元件/芯片）， 4 M DRAM ( 8106, 91 mm2, 0.8 m, 150 mm ) ， 于 89 年开始商业化生产，95 年达到生产顶峰。主要工 艺技术：g 线（436 nm）步进光刻机、1 : 10 投影曝光、 负性胶 正性胶、各向异性干法腐蚀、LOCOS 元件 隔离技术、LDD 结构、浅结注入、薄栅绝缘层、多晶 硅或难熔金属硅化物、多层薄膜工艺等。,88年，16 M DRAM（3107, 135 mm2, 0.5 m, 200 mm）， 于 92 年开始商业化生产，97 年达到生产顶峰。主要 工艺技术：i 线（3

7、65 nm）步进光刻机、选择 CVD 工艺、 多晶硅化物、难熔金属硅化物多层布线、接触埋入、 化学机械抛光（CMP）工艺等。,91年，64 M DRAM（1.4108, 198 mm2, 0.35 m, 200 mm）， 于 94 年开始商业化生产，99 年达到生产顶峰。主要 工艺技术：i 线步进光刻机、相移掩模技术、低温平 面化工艺、全干法低损伤刻蚀、加大存储电容工艺、 增强型隔离、RTP/RTA工艺、高性能浅结、CMP 工艺、生产现场粒子监控工艺等。,92年，256 M DRAM（5.6108, 400 mm2, 0.25 m, 200 mm）， 于 98 年开始商业化生产，2002 年达

8、到生产顶峰。 主要工艺技术：准分子激光（248 nm）步进光刻机、 相移掩模技术、无机真空兼容全干法光刻胶、 0.1 m 浅结、低温工艺和全平坦化工艺、CVD Al、 Cu 金属工艺、生产全面自动化等。,95年，GSI（ 10亿个元件/芯片）， 1 G DRAM（2.2109, 700 mm2, 0.18 m, 200 mm）， 2000 年开始商业化生产，2004 年达到生产顶峰。 主要工艺技术：X 射线光刻机、超浅结（0.05 m ）、 高介电常数铁电介质工艺、SiC 异质结工艺、现场 真空连接工艺、实时控制工艺的全面自动化等。,97年，4 G DRAM（8.8109, 986 mm2,

9、0.13 m, 300 mm）， 2003 年进入商业化生产。,02年，2 G、0.13 m，（商业化生产）,04年，4 G、0.09 m，（商业化生产）,06年，8 G、0.056 m，（商业化生产）,Intel, Pentium III,45nm CPU, AMD,二、集成电路的发展规律 集成电路工业发展的一个重要规律即所谓 摩尔定律。 Intel 公司的创始人之一戈登摩尔先生在 1965 年 4月19日发表于电子学杂志上的文章中提出，集成电路的能力将每年翻一番。1975 年，他对此提法做了修正，称集成电路的能力将每两年翻一番。 摩尔定律最近的表述：在价格不变的情况下，集成电路芯片上的晶体

10、管数量每 18 个月翻一番，即每 3 年乘以 4。,关键尺寸 (CD)的发展,1971年，Intel的第一个微处理器4004：10微米工艺，仅包含2300多只晶体管； 2010年， Intel的最新微处理器Core i7：32纳米工艺，包含近20亿只晶体管。,晶体管集成数量的发展,据报道，英特尔将于2011年底推出采用22 nm工艺的MPU，包含近290亿只晶体管； 英特尔预计建设、装备22nm工艺工厂的资本支出将增加到90亿美元； 英特尔将联合三星、东芝等厂商进行10nm制造工艺研发，在2016年之前三大巨头将会升级到10nm级别制造工艺。,晶体管集成数量的发展,22nm 测试芯片-inte

11、l,集成电路工业发展的另一些规律： 建立一个芯片厂的造价也是每 3 年乘以 4 ； 线条宽度每 6 年下降一半； 芯片上每个器件的价格每年下降 30% 40% ； 晶片直径的变化： 60年：0.5 英寸， 65年：1 英寸， 70年：2 英寸， 75年：3 英寸， 80年：4 英寸， 90年：6 英寸， 95年：8 英寸（200 mm ）， 2000年：12 英寸（300 mm）。,硅片尺寸（ Wafer Size）的发展,美国 1997 2012 年半导体技术发展规划,三、集成电路的发展展望 目标：集成度 、可靠性 、速度 、功耗 、成本 努力方向：线宽 、晶片直径 、设计技术,可以看出，专

12、家们认为，在未来一段时期内，IC 的发展仍将遵循摩尔定律，即集成度每 3 年乘以 4 ，而线宽则是每 6年下降一半。,硅技术过去一直是，而且在未来的一段时期内也还将是微电子技术的主体。目前硅器件与集成电路占了 2000多亿美元的半导体市场的 95% 以上。,摩尔定律的问题： 特征尺寸的缩小已经接近原子量级，量子效应越来越明显。 芯片功耗。由于越来越多的器件集成在更小的面积内，单位面积的热量也成倍增加。 电流泄漏、热噪。,The Moores Law摩尔定律,ITRS国际半导体技术蓝图,融合,SiP3D集成,“More Moore”芯片特征尺寸的不断缩小。 从几何学角度指的是为了提高密度、性能和

13、可靠性在晶圆水平和垂直方向上的特征尺寸的继续缩小 与此关联的3D结构改善等非几何学工艺技术和新材料的运用来影响晶圆的电性能。,More Moore,More Moore,High-K材料：高介电常数，取代SiO2作栅介质，降低漏电。High-K材料相对介电常数为25左右，甚至可以到37。 Low-K 材料：低介电常数，减少铜互连导线间的电容，提高信号速度。Low-K材料相对介电常数在3左右。,25 nm FINFET MOS transistor,ITRS国际半导体技术蓝图,功能多样化的“More Than Moore”指的是用各种方法给最终用户提供附加价值，不一定要缩小特征尺寸，如从系统组件

14、级向3D集成或精确的封装级(SiP)或芯片级(SoC)转移。,More Than Moore,四、集成电路发展面临的问题,1、基本限制 如热力学限制。由于热扰动的影响，数字逻辑系统的开关能量至少应满足 ES 4kT = 1.6510 -20 J。当沟道长度为 0.1 m 时，开关能量约为 510 -18 J。在亚微米范围，从热力学的角度暂时不会遇到麻烦。又如加工尺度限制，显然原子尺寸是最小可加工单位，现在的最小加工单位通常大于这个数值。,2、器件与工艺限制,3、材料限制 硅材料较低的迁移率将是影响 IC 发展的一个重要障碍。,4、其他限制 包括电路限制、测试限制、互连限制、管脚数量限制、散热限

15、制、内部寄生耦合限制等。,1.3 集成电路制造的基本工艺流程,器件设计 芯片制造 封装测试,电路设计,材料制备,硅片制备,横向加工：图形的产生与转移（又称为光刻，包括曝光、 显影、刻蚀等） 纵向加工：掺杂（扩散、离子注入）、 薄膜制备（热氧化、蒸发、溅射、CVD 等）,芯片制造,涂光刻胶（正）,选择曝光,热氧化,SiO2,一、 PN 二极管的制造工艺流程,N,去胶,掺杂,显影（第 1 次图形转移）,刻蚀（第 2 次图形转移）,N,P,镀铝膜,光刻铝电极,CVD 淀积 SiO2 膜,光刻接触孔,二、典型的双极型集成电路工艺流程 衬底制备 热氧化 隐埋层光刻 隐埋层扩散 外延淀积 热氧化 隔离光刻

16、 隔离扩散 热氧化 基区光刻 基区扩散 再分布及氧化 发射区光刻 （背面掺金） 发射区扩散 氧化 接触孔光刻 铝淀积 反刻铝 铝合金 淀积钝化层 压焊区光刻 中测,衬底制备、热氧化、第 1 次光刻、隐埋层扩散,杂质选择原则：杂质固溶度大，以使集电极串联电阻降低；高温时在硅中的扩散系数要小，以减小外延时埋层杂质上推到外延层的距离；与硅衬底的晶格匹配好，以减小应力。最理想的隐埋层杂质为 As 。,对于模拟电路，典型的外延层电阻率epi = 0.55cm，厚度 Tepi = 7 17 m。,外延层淀积、热氧化,对于数字电路，典型的外延层电阻率epi = 0.2 .cm，厚度Tepi = 3 7 m；

17、,第 2 次光刻、 隔离扩散 在硅衬底上形成孤立的外延层岛，实现各元件间的电绝缘。,热氧化、第 3 次光刻、基区扩散 形成 NPN 管的基区及扩散电阻。,热氧化、第 4 次光刻、 发射区扩散 包括集电极接触孔光刻与 N+ 扩散，以减小接触电阻。,氧化、第 5 次光刻（接触孔光刻 ）,铝淀积、第 6 次光刻、铝合金,钝化：可采用等离子增强化学汽相淀积（PECVD）Si3N4 钝化膜，一般淀积温度 300。 第 7 次光刻（开压焊孔） 中测,从上述芯片制造工艺过程可以看到，共进行了 7 次光刻 ，需要 7 块掩膜版。典型的集成电路制造工艺需要 15 20 块不同的掩膜版，某些 BiCMOS 工艺更需要 28 块掩膜版。此外，还要涉及到氧化、外延、离子注入或扩散、化学汽相淀积、金属化和钝化等工艺。掌握了这些工艺技术，就掌握了制造集成电路的基本技术。,S,G,D,三、 MOSFET 集成电路 N 沟道硅栅 MOSFET 剖面图,P,N,N,CMOS 结构剖面图,CMOS工艺流程中的主要制造步骤,