第6章CVD化学气相淀积.ppt

《第6章CVD化学气相淀积.ppt》由会员分享，可在线阅读，更多相关《第6章CVD化学气相淀积.ppt（54页珍藏版）》请在三一文库上搜索。

1、2019/6/17,1,化学气相淀积定义： 指使一种或数种物质的气体，以某种方式激活后，在衬底发生化学反应，并淀积出所需固体薄膜的生长技术。其英文原名为 “Chemical Vapour Deposition”，简称为 “CVD”。 本章主要内容： CVD薄膜的动力学模型、常用系统及制备常用薄膜的工艺。,第六章 化学气相淀积,2019/6/17,2,（1）CVD成膜温度远低于体材料的熔点或软点。因此减轻了衬底片的热形变，减少了玷污，抑制了缺陷生成; 设备简单，重复性好； （2）薄膜的成分精确可控、配比范围大； （3）淀积速率一般高于PVD（物理气相淀积，如蒸发、溅射等）；厚度范围广，由几百埃至

2、数毫米。且能大量生产； （4）淀积膜结构完整、致密，与衬底粘附性好。,CVD工艺特点：,2019/6/17,3,6.1 CVD模型,6.1.1 CVD的基本过程 图6.1 1.主要步骤 反应剂气体反应室内（主气流区） 通过边界层到达衬底表面（扩散方式） 成为吸附原子在衬底表面发生化学反应，淀积成薄膜。 2.满足条件 在淀积温度下，反应剂必须具备足够高蒸汽压。 除淀积物外，反应的其他产物必须是挥发性的。 淀积物具有足够低的蒸汽压。 薄膜淀积所用时间尽量短。 淀积温度足够低 化学反应的气态副产物不能进入薄膜中。 化学反应发生在被加热的衬底表面。,2019/6/17,4,3. CVD的激活能来源：热

3、能、光能、等离子体、激光等。 6.1.2 边界层理论,2019/6/17,5,边界层 1.定义：指速度受到扰动并按抛物线型变化、同时还存在反应剂浓度梯度的薄层。也称为附面层、滞流层等。 2.厚度(x)：从速度为零的硅片表面到气流速度为0.99Um时的区域厚度。 3.形成机制：图6.3所示 定义从气流遇到平板边界时为坐标原点，则有 (x)=（x/U）1/2 -气体的黏滞系数。-气体的密度,2019/6/17,6,边界层的平均厚度,Re气体的雷诺数，表示流体运动中惯性效应与黏滞效应的比。无量纲数。 Re2000，气流为平流型反应室中沿各表面附近的气体流速足够慢。 Re2000，为湍流。,2019/

4、6/17,7,6.1.3 Grove模型,CVD过程主要受两步工艺过程控制： 气相输运过程；表面化学反应过程。 Grove模型认为控制薄膜淀积速率的两个重要环节： 反应剂在边界层的输运过程； 反应剂在衬底表面上的化学反应过程。 Grove模型Grove模型的基本原理 图6.4,2019/6/17,8,薄膜淀积过程存在两种极限情况： hgks， Cs趋向于Cg，淀积速率受表面化学反应速率控制。反应剂数量：主气流输运到硅片表面的表面化学反应所需要的 hgks， Cs趋于0，淀积速率受质量输运速率控制。反应剂数量：表面化学反应所需要的主气流输运到硅片表面的,2019/6/17,9,结论： 图6.5

5、1.淀积速率与下面两个量中的一个成正比： 反应剂的浓度Cg；（没有使用稀释气体时适用） 在气相反应中反应剂的摩尔百分比Y。（使用稀释气体） 低浓度区域，薄膜生长速率随Cg增加而加快。 2.在Cg或Y为常数时，薄膜淀积速率由hg和ks中较小的一个决定。 hgks G=（CTksY）/N1 hgks G=（CThsgY）/ N1,2019/6/17,10,淀积速率与几个参数的关系：,1.淀积速率与温度的关系 如图6.6 低温情况下，表面化学反应速率控制 由 ks= k0e-EA/Kt 淀积速率对温度的变化非常敏感。随温度的升高而成指数增加。 高温情况下，质量输运控制 hg依赖于气相参数，如气体流速

6、和气体成份等。 其输运过程通过气相扩散完成。 扩散速度正比于扩散系数Dg及边界层内浓度梯度， DgT1.52.0 淀积速率Dg基本不随温度变化而变化。,2019/6/17,11,2.淀积速率与气流速率的关系 如图6.7 条件：质量输运速率控制 根据菲克第一定律和式6.5推导，得到,气流速率1.0L/min，淀积速率与主气流速度Um的平方根成正比。气流速率，可以淀积速率。 气流速率持续，淀积速率达到一个极大值，与气流速率无关。 气流速率大到一定程度，淀积速率转受表面化学反应速率控制，且与温度遵循指数关系。,2019/6/17,12,总结,Grove模型是一个简化的模型： 忽略了1.反应产物的流速

7、； 2.温度梯度对气相物质输运的影响； 认为 3.反应速度线性依赖于表面浓度。 但成功预测了： 薄膜淀积过程中的两个区域（物质输运速率限制区域和表面反应控制限制区域），同时也提供了从淀积速率数据中对hg和ks 值的有效估计。,2019/6/17,13,6.2 化学气相淀积系统,气态源或液态源 气体输入管道 气体流量控制 反应室 基座加热及控制系统 温度控制及测量系统,2019/6/17,14,6.2.1 CVD的气体源,1.气态源：已被取代。 2.液态源：更安全（但氯化物除外） 输送方式：冒泡法，加热液态源，液态源直接注入法 冒泡法：通过控制携带气体的流速和源瓶的温度，间接达到控制进入到反应室

8、的反应剂浓度。 存在问题：较难控制反应剂的浓度； 低气压下反应剂容易凝聚。 工艺改进：直接气化系统，液态源直接注入法,2019/6/17,15,6.2.2 质量流量控制系统直接控制气流流量 包括质量流量计和阀门，位于气体源和反应室之间 每分钟1cm3的气体流量温度为273K、1个标准大气压下，每分钟通过体积的1cm3气体。 6.2.3 CVD反应室的热源 热壁式CVD系统：TW=TS 冷壁式CVD系统：TWTS 电阻加热法： 利用缠绕在反应管外侧的电阻丝加热，形成热壁系统。由表面反应速度控制 对放置硅片的基座进行加热，形成冷壁系统。 电感加热或高能辐射灯加热 均为直接加热硅片和基座，形成冷壁系

9、统 不同：电感加热，通过射频电源在基座上产生涡流，导致硅片和基座的温度升高。高能辐射灯加热，通过辐射射线加热淀积室侧壁。,2019/6/17,16,6.2.4 CVD系统的分类,3,化学淀积方法: 1.常压化学气相淀积APCVD 2. 低压化学气相淀积LPCVD 3.等离子化学气相淀积PCVD,2019/6/17,17,1.常压化学气相淀积适用于介质薄膜的淀积,4,2019/6/17,18,特点:用于SiO2的淀积，由质量输运控制淀积速率，因此必须精确控制在单位时间内到达每个硅片表面及同一表面不同位置的反应剂数量。,PWS5000： SiH4+O2=SiO2 +H2 O 100mm：10片，1

10、25mm:8片 Time:15min Temp:3804506 厚度均匀： 5,2019/6/17,19,2.低压化学气相淀积,5,2019/6/17,20,特点：气压较低（133.3Pa），淀积速率受表面反应控制，要精确控制温度（0.5C）,保证各个硅片表面上的反应剂浓度相同。 应用情况： 多晶硅：SiH4/Ar(He) 620 Si3N4: SiH2Cl2 +NH3 750800 PSG: SiH4 +PH3 +O2 450 BSG: B2H6 +O2 450 SiO2: SiH2Cl2 +NO2 910 气缺现象：当气体反应剂被消耗而出现的反应剂浓度改变的现象。针对只有一端输入的反应室。

11、 避免方法：水平方向上逐渐提高温度来加快反应速度；采用分布式的气体入口；增加反应室中气流速度。 缺点：相对低的淀积速率和相对高的工作温度。,2019/6/17,21,3.等离子体化学气相淀积,叙述其他策略 列出每项的优势和劣势 叙述每项所需的消耗,6,2019/6/17,22,PECVD：Plasma-enhanced CVD 利用非热能源的RF等离子体来激活和维持化学反应。,特点：温度低 200350，表面反应速率控制。 通常情况下：6.665 666.5Pa,频率50k13.6MHz 适用于布线隔离 Si3N4: SiH2Cl2 +NH3 PSG: SiH4 +PH3 +O2,2019/6

12、/17,23,6.3 CVD多晶硅特性和淀积方法 硅的三种形态：单晶硅、多晶硅和非晶硅。,2019/6/17,24,单晶硅（SCS）：晶格规则排列。 加工方法：1）通过高温熔融/再结晶生长单晶硅圆片；2）外延生长硅薄膜；3）通过全部加热或局部加热，使多晶硅或非晶硅再结晶。 多晶硅（Polysi）：有多种晶畴。每个晶畴里，晶格规则排列。但相邻区域晶向不同。晶界（畴壁）对于决定电导率、机械刚度和化学刻蚀特性很重要。 加工方法：1）通过LPCVD生长；2）通过全部加热或局部加热，使多晶硅或非晶硅再结晶。 非晶硅：晶格不规则排列。 加工方法：1）通过CVD生长。,2019/6/17,25,6.3.1

13、多晶硅薄膜的性质 1.多晶硅的物理结构以及力学特性 多晶硅薄膜由小单晶（100nm量级）的晶粒组成，存在大量的晶粒间界。 晶粒间界：具有高密度缺陷和悬挂键 多晶硅的两个重要特性： 扩散系数-晶粒间界处晶粒内部 杂质分布高温时存在于晶粒内的杂质，低温发生分凝作用，使杂质从晶粒内部运动到晶粒间界，在高温下又会返回到晶粒内。,2019/6/17,26,半导体性质、结构和掺杂有关。 a)同样的掺杂浓度（一般），电阻率：多晶硅单晶硅 原因如下： 热处理过程中，跑到晶粒间界处的掺杂原子（As和P）不能有效地贡献自由载流子，造成晶粒内掺杂浓度降低。 晶粒间界处大量的悬挂键可俘获自由载流子： 自由载流子的浓度

14、并使邻近的晶粒耗尽； 引起多晶硅内部电势的变化。（对迁移不利）,2.多晶硅的电学特性,2019/6/17,27,b)多晶硅电阻的变化与掺杂浓度和晶粒尺寸间的关系 同样掺杂浓度：晶粒尺寸大，电阻率较低； 晶粒尺寸的大小和掺杂浓度相互作用，决定着每一个晶粒耗尽的的程度。 高阻区：晶粒尺寸很小或掺杂很低晶粒完全耗尽。 低阻区：晶粒尺寸很大或掺杂很高。 6.3.2 化学气相淀积多晶硅 采用LPCVD工艺，在580650C下热分解硅烷。 淀积过程： 硅烷被吸附在衬底表面上： SiH4（吸附）= SiH2（吸附）+ H2（气） SiH2（吸附） = Si（固）+ H2（气） 硅烷的热分解，中间产物： Si

15、H2和 H2， SiH4（吸附）= Si（固）+2 H2（气）,2019/6/17,28,2019/6/17,29,三族元素，如硼，掺杂使将增加空穴，它的表面吸附有助于表面呈现正电性，因而将促进多晶硅的淀积。 五族元素，如磷、砷的掺杂，将有助于表面的电子积累，从而减少分子的吸附，减少浓度，因而将降低多晶硅的淀积率。,2019/6/17,30,6.3.3 淀积条件对多晶硅结构及淀积速率的影响,淀积温度、压力、掺杂类型、浓度及随后的热处理过程 580 C 非晶态薄膜 580 C 多晶薄膜 晶向优先方向： 580- 600 C ，晶向的晶粒占主导 625 C 左右，晶向的晶粒占主导 675 C 左右

16、，晶向的晶粒占主导 675 C ，晶向的晶粒占主导 低温下淀积的非晶态薄膜： 900- 1000 C 重新晶化时，更倾向于晶向结构,2019/6/17,31,温度：600650 ，625,2019/6/17,32,压力,2019/6/17,33,2019/6/17,34,硅烷浓度,600度,2019/6/17,35,2019/6/17,36,6.3.4 多晶硅的掺杂技术,主要有三种工艺：扩散、离子注入、原位掺杂 1.多晶硅的扩散掺杂 实现温度：9001000C n型掺杂，掺杂剂：POCl3,PH3等含磷气体 2.多晶硅的离子注入掺杂 可精确控制掺入杂质的数量。 3.多晶硅的原位掺杂 杂质原子在

17、薄膜淀积的同时被结合到薄膜中，即一步完成薄膜淀积和对薄膜的掺杂。,2019/6/17,37,SiO2的用途,6.4 CVD二氧化硅的特性和淀积方法,2019/6/17,38,CVDSiO2薄膜的折射系数n与热生长的折射系数1.46的偏差作为衡量其质量的一个指标。 n 1.46：该薄膜富硅； n1.46：该薄膜低密度多孔,6.4.1 淀积SiO2的方法: 1.低温CVD ： 500 温度、压力、反应剂浓度、掺杂及反应腔形状都影响淀积速度 1)硅烷为源 A ）和氧反应:（钝化层SiO2） SiH4(气)+O2(气) SiO2(固)+2H2(气),2019/6/17,39,B）和N2O反应: SiH

18、4 (气)+2N2O (气) SiO2 (固)+2N2 (气)+ 2H2 (气) C)生长磷硅玻璃PSG（APCVD） 4PH3 (气) +5O2 (气) 2P2O5 (固)+6H2 (气) 加入磷烷PH3，生长磷硅玻璃PSG 加入乙硼烷B2H6，生长硼硅玻璃BSG 掺杂P含量：515（或三氯氧磷） 回流P含量：28钝化膜 磷含量过高：腐蚀铝，吸附水汽 磷含量过低：太硬，台阶覆盖不好,400,2019/6/17,40,（2）以正硅酸四乙脂（TEOS）为源 450C Si(OC2H5)4 + O2 SiO2 +副产物 优点：薄膜具有更好的台阶覆盖和间隙填充特性 淀积温度可相对降低。 缺点：随着金

19、属线间距的减小，可能会形成空隙。 应用：形成多层布线中金属层间的绝缘层淀积。 实现掺杂的方法： 1SiO2淀积源中加入TMB实现B的掺杂。 2SiO2淀积源中加入TMP实现P的掺杂。,2019/6/17,41,2.中温LPCVD ：以TEOS为反应剂 Si(OC2H5)4 SiO2 + 4C2H4 +2H2O 注意：要加入足够的氧。 Si(OC2H5)4 含有C和H，与氧发生氧化反应生成CO和H2O，降低了氧的数量。 可作为绝缘层和隔离层。 3. TEOS/ O3混合源的二氧化硅淀积 臭氧O3可提高淀积速率。 应用：淀积非掺杂二氧化硅（USG）薄膜或BPSG。 问题：淀积速率依赖于薄膜淀积的表

20、面材料； 淀积的氧化层中含有Si-OH键，易吸收水汽。 解决办法： SiO2层+TEOS/ O3氧化层+SiO2保护层。,2019/6/17,42,3. SiO2薄膜性质,2019/6/17,43,6.4.2 CVDSiO2薄膜的台阶覆盖,保形覆盖：无论衬底表面有什么样的倾斜图形，在所有图形的上面都能淀积有相同厚度的薄膜。 台阶覆盖模型 到达角 很小：薄膜的厚度正比于到达角的取值范围。 薄膜在台阶顶部处最厚，在拐角处最薄。 较长：薄膜厚度随沟槽深度的增加而降低；,2019/6/17,44,衬底表面CVD反应气体分子输运机制,三种机制： 入射角： 与相关 再发射：在黏滞系数1时出现的传输过程。

21、表面迁移：反应物分子在被黏附之前在表面发生的迁移。 到达角越大，黏滞系数越小，表面迁移能力越强，保形覆盖越好。,2019/6/17,45,6.5 CVD氮化硅的特性及淀积方法,1.氮化硅薄膜在集成电路中的主要应用,有三个方面: (1)用作为硅选择氧化和等平面氧化的氧化掩膜； (2)钝化膜； (3)电容介质。,2019/6/17,46,2. 低压化学气相淀积氮化硅薄膜,A、氮化硅的低压淀积方程式： 氮化硅的低压化学气相淀积主要通过硅烷、二氯二氢硅、四氯化硅与氨在700-8500C温度范围内反应生成。主要反应式如下： 3SiO2+4NH3Si3N4+12H2 （式一） 3SiH2Cl2+4NH3S

22、i3N4+6HCl+6H2 （式二） 3SiCl4+4NH3SiN4+12HCl （式三） 其中以（式三）硅烷与氨反应最为常用。,2019/6/17,47,B、淀积过程的主要控制参量：,低压化学气相淀积过程主要控制参量： 压力、温度和温度梯度以及反应气体浓度和比例。常用系统的典型淀积条件为： 温度T=8250C；压力：p=0.9*102Pa； 反应物SiH4:NH3=1:6 以氢气作为载气,2019/6/17,48,3.等离子体增强化学气相淀积氮化硅薄膜,A、等离子淀积优点及方程式： 优点：淀积温度低，最常用的温度是3003500C。方程式：等离子体增强化学气相淀积氮化硅，常由SiH4与氨在氩

23、等离子气氛下或SiH4在氮等离子气氛下反应生成，其反应式如下： SiH4 + NH3 SixNyHz + 3H2 (式四) SiH4 + N2 2 SixNyHz + 3H2 (式五) B、淀积过程的控制参量：淀积薄膜的性质与具体淀积条件密切相关，例如工作频率、功率、压力、样品温度、反应气体分压、反应器的几何形状、电极空间、电极材料和抽率。,2019/6/17,49,1,2019/6/17,50,6.6 金属的CVD,6.6.1 钨的CVD 用途：作为填充（钨插塞）（plug） 用作局部互连材料（电阻率较低） CVDW薄膜的工艺： 选择性淀积和覆盖性淀积 CVDW广泛用于互联的难熔金属的原因：

24、 a.体电阻率小；b.较高的热稳定性； c.较低的应力、很好的保形台阶覆盖能力，且热扩散系数和硅相近； d.很强的电迁移能力和抗腐蚀性能。,2019/6/17,51,1. CVDW 的化学反应,设备：冷壁低压系统 反应源：WF6 ， WCl6 ， W(CO) 6 .与Si反应 2WF6(气) +3Si (固) 2W (固) +3SiF4 (气) .与H2反应 WF6(气) +3H2 (气) W (固) +6HF (气) .与SiH4反应 2WF6(气) +3SiH4 (气) 2W (固) +3SiF4 (气) + 6H2 (气),300,450,300,2019/6/17,52,2. 覆盖式C

25、VDW 与回刻 用W 填充接触孔和通孔的工艺步骤： 表面原位预清洁处理； 淀积一个接触层（溅射或CVD形成的Ti膜）； 淀积一个附着/阻挡层（溅射或CVD形成的TiN膜）； 覆盖式CVDW（两步淀积）； 第一步：在较低气压下与SiH4反应生成几十个纳米的薄钨层； 第二步：在较高气压下与H2反应淀积剩余厚度钨膜。 钨膜的回刻； 附着层和接触层的刻蚀。,2019/6/17,53,常见问题： （1）CVD钨膜的应力：导致硅片弯曲； （2）在晶片背面和侧边的钨淀积； （3）CVD钨过程中形成的微粒； （4）接触孔及通孔的钨拴的电阻： 钨膜电阻率10u.cm 1um接触孔 0.5电阻 0.3um接触孔 5电阻 （5）覆盖式钨淀积过程中出现的失效情况。,2019/6/17,54,6.6.2 硅化钨的CVD,WSiX WF6(气) +2SiH4 (气) 2WSi2 (固) +6HF(气) + H2 (气) 反应条件：气压：50-300托 温度：300-400度 .若x2.0，高温过程中，易于从多晶硅上碎裂剥离； .若x2.0，硅化物薄膜中含有过量硅，可避免碎裂剥离，避免损耗下方的多晶材料。,