第2章28086工作模式、基本时序.ppt

上传人:本田雅阁 文档编号:2986625 上传时间:2019-06-20 格式:PPT 页数:24 大小:765.52KB
返回 下载 相关 举报
第2章28086工作模式、基本时序.ppt_第1页
第1页 / 共24页
第2章28086工作模式、基本时序.ppt_第2页
第2页 / 共24页
第2章28086工作模式、基本时序.ppt_第3页
第3页 / 共24页
第2章28086工作模式、基本时序.ppt_第4页
第4页 / 共24页
第2章28086工作模式、基本时序.ppt_第5页
第5页 / 共24页
点击查看更多>>
资源描述

《第2章28086工作模式、基本时序.ppt》由会员分享,可在线阅读,更多相关《第2章28086工作模式、基本时序.ppt(24页珍藏版)》请在三一文库上搜索。

1、2.3.5 8086微处理器最大/最小模式配置,8086CPU有两种工作模式: 一种称为最小工作模式,此时MN/MX信号接+5V。在这种模式下,系统中只允许有一块CPU,所有指令都由该CPU执行,从而构成一个单处理机系统,所有控制信号由CPU引脚产生; 另一种为最大工作模式,此时MN/MX信号接地(GND)。在这种模式下,系统中可有多个处理机或协处理机,构成多处理机结构,这时CPU将利用专用的接口芯片来产生控制信号。,1、最小工作模式下的系统配置,(1)时钟发生电路 8086系统中使用的时钟电路主要由一片8284A时钟发生器提供。8284A向CPU主要提供三个信号,第一个是系统工作的主时钟信号

2、CLK,用于驱动CPU工作;第二个是复位信号RESET,向CPU提供复位;第三个是就绪控制信号READY,当外部器件准备好后向CPU发出就绪信号。,(2)地址锁存电路 8086为了实现AD0-15引脚的复用功能,须使用地址锁存电路。 锁存电路的功能是在8086总线操作周期的后几个时钟(T2T4),保持待访问的内存或I/O接口上的地址信息。 在8086中常用的地址锁存器为74LS373/273、Intel8282/8283等。,(3)数据收发电路 用于对数据信息进行缓冲驱动,并控制数据的发送和接收方向。在CPU的DT/R信号的控制下,数据收发电路能够进行双向的数据缓冲。 8086系统中常用的数据

3、收发芯片有74LS245、Intel8286/8287等。,2、最大工作模式下的系统配置,(1)不同状态下8288对应的输出命令信号,用于输出中断响应 读I/O信号 写I/O信号 I/O写超前控制信号 读存储器信号 写存储器信号 存储器写超前控制信号,8288各输出命令信号的功能,CLK:时钟信号,通常由系统时钟提供,同步控制信号的节拍。,(3)8288输出控制信号 8288在进行总线读写控制中,需要提供相应的地址锁存、数据使能及方向控制等信号。8288提供的信号包括ALE、DEN、DT/R和MCE/PDEN。,ALE:地址锁存允许信号,DEN:数据使能信号,最大最小工作模式比较,2.4 80

4、86微处理器的基本工作时序,时钟周期 T:CPU工作的时间脉冲。由时钟发生电路提供,每个时间脉冲的间隔时间为时钟周期。 总线周期: 每4个时钟周期完成一次总线操作,即一个操作数的读/写操作,称为总线周期。 指令周期:完成一条指令的时间,由整数个总线周期构成,指令功能不同其指令周期长度不等。,空闲周期 TI:无总线操作时进入空闲周期,插入的个数与指令有关。,等待周期TW:当被操作对象无法在3个时钟周期内完成数据读写操作时,在总线周期中插入等待周期。,2.4.1 时钟周期、总线周期和指令周期,2.4.2 8086最小模式基本时序,1总线读周期 8086CPU进行存储器或I/O端口读操作时,总线进入

5、读周期,时序如下:,2. 总线写周期 当8086CPU进行存储器或I/O接口写操作时,总线进入写周期,时序如下:,3中断响应周期 当8086的INTR引脚上有高电平信号,且中断标志IF=1时,8086CPU在执行完当前指令后,进入中断响应周期。响应中断时CPU将执行两个中断响应周期。,4总线响应周期 当系统中有其它的总线主设备请求总线控制时, CPU进入总线响应周期。,5系统复位周期 8086CPU的RESET引脚,可以用来启动或再启动系统。,复位操作可以让CPU进入一个确定状态,从而执行预定程序,使系统进入正常操作过程。,2.4.3 8086最大模式时序,1. 总线读周期,2. 总线写周期,3中断响应周期,4总线请求和允许周期,课后作业: 2.4 2.14 2.19 2.20 2.21,

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 其他


经营许可证编号:宁ICP备18001539号-1