《计算机组成原理第4章2存储器.ppt》由会员分享，可在线阅读，更多相关《计算机组成原理第4章2存储器.ppt（40页珍藏版）》请在三一文库上搜索。
1、DD,预充电信号,读选择线,写数据线,写选择线,读数据线,V,C,g,T4,T3,T2,T1,(1) 动态 RAM 基本单元电路,2. 动态 RAM ( DRAM ),读出与原存信息相反,+,Vdd,三管动态RAM存储单元电路如图:,由于漏电流的存在，电容上存储的数据（电荷）不能长久保存，因此必须定期给电容补充电荷，以避免存储数据的丢失，这种操作称为再生或刷新。,下面分三个过程讨论：,写入数据,读出数据,刷新数据,存储数据的电容,存储单元,写入数据的控制门,读出数据的控制门,写入刷新控制电路,写入数据：,当Xi Yj 1时，,T1、 T3、 T4、 T5均导通，此时可以对存储单元进行存取操作。
2、,若DI0，电容充电；,若DI1，电容放电。,当Xi Yj 0时，写入的数据由C保存。,G1导通，G2截止,输入数据DI经G3反相，被存入电容C中。,&,&,读出数据：,当Xi Yj 1时，,T1、 T3、 T4、 T5均导通，此时可以对存储单元进行存取操作。,读位线信号分两路，一路经T5 由DO 输出 ；,另一路经G2、G3、T1对存储单元刷新。,G2导通，,G1截止，,若C上充有电荷，T2导通，读位线输出数据0；反之， T2截止，输出数据1。,&,&,刷新数据：,若读位线为低电平，经过G3反相后为高电平，对电容C充电；,&,&,若读位线为高电平，经过G3反相后为低电平，电容C放电；,当,且
3、Xi=1时，,C上的数据经T2 、T3到达“读”位线，然后经写入刷新控制电路对存储单元刷新。,此时,Xi有效，整个一行存储单元被刷新。由于列选择线Yj无效，因此数据不被读出。,单管动态 RAM 基本单元电路,读出时数据线有电流 为 “1”无电流为“0”,数据线,C,s,T,字线,写入时 CS 充电 为 “1” 放电 为 “0”,T,+,(2) 动态 RAM 芯片举例, 三管动态 RAM 芯片 (Intel 1103) 读,读 写 控 制 电 路,先预充,1K*1bit, 三管动态 RAM 芯片 (Intel 1103) 写, 三管动态 RAM 芯片 (Intel 1103) 写, 三管动态 R
4、AM 芯片 (Intel 1103) 写, 三管动态 RAM 芯片 (Intel 1103) 写, 三管动态 RAM 芯片 (Intel 1103) 写, 三管动态 RAM 芯片 (Intel 1103) 写, 三管动态 RAM 芯片 (Intel 1103) 写,读 写 控 制 电 路, 三管动态 RAM 芯片 (Intel 1103) 写,读 写 控 制 电 路, 三管动态 RAM 芯片 (Intel 1103) 写,读 写 控 制 电 路, 单管动态 RAM 4116 (16K 1位) 外特性, 4116 (16K 1位) 芯片 读 原理,63,0,0,0,左反相 右同相,(3)动态RA
5、M读时序,行地址 有效,写允许有效(高),列地址有效,数据 有效, 4116 (16K1位) 芯片 写 原理,63,0,动态RAM写时序,行地址有效,写允许有效(低),数据DIN有效,列地址有效,(4) 动态 RAM 刷新,刷新与行地址有关,“死时间率” 为 128/4 000 100% = 3.2%,“死区” 为 0.5 s 128 = 64 s,以128 128 矩阵为例,tC = tM + tR,无 “死区”, 分散刷新（存取周期为1 s ）,(存取周期为 0.5 s + 0.5 s ),以 128 128 矩阵为例, 分散刷新与集中刷新相结合（异步刷新）,对于 128 128 的存储芯
6、片（存取周期为 0.5 s ）,将刷新安排在指令译码阶段，不会出现 “死区”,“死区” 为 0.5 s,若每隔 15.6 s 刷新一行,每行每隔 2 ms 刷新一次,3. 动态 RAM 和静态 RAM 的比较,存储原理,集成度,芯片引脚,功耗,价格,速度,刷新,四、只读存储器（ROM）,1. 掩模 ROM ( MROM ),行列选择线交叉处有 MOS 管为“1”,行列选择线交叉处无 MOS 管为“0”,2. PROM (一次性编程),3. EPROM (多次性编程 ),(1) N型沟道浮动栅 MOS 电路,紫外线全部擦洗,(2) 2716 EPROM 的逻辑图和引脚,/CS,4. EEPROM
7、 (多次性编程 ),电可擦写,局部擦写,全部擦写,5. Flash Memory (闪速型存储器),比 EEPROM快,EPROM,价格便宜 集成度高,EEPROM,电可擦洗重写,具备 RAM 功能,用 1K 4位 存储芯片组成 1K 8位 的存储器,？片,五、存储器与 CPU 的连接,1. 存储器容量的扩展,(2) 字扩展（增加存储字的数量）,用 1K 8位 存储芯片组成 2K 8位 的存储器,？片,(3) 字、位扩展,用 1K 4位 存储芯片组成 4K 8位 的存储器,？片,2. 存储器与 CPU 的连接,(1) 地址线的连接,(2) 数据线的连接,(3) 读/写命令线的连接,(4) 片选
8、线的连接,(5) 合理选择存储芯片,(6) 其他 时序、负载,例4.1 解:,(1) 写出对应的二进制地址码,(2) 确定芯片的数量及类型,A15A14A13 A11 A10 A7 A4 A3 A0,(3) 分配地址线,A10 A0 接 2K 8位 ROM 的地址线,A9 A0 接 1K 4位 RAM 的地址线,(4) 确定片选信号,例 4.1 CPU 与存储器的连接图,(1) 写出对应的二进制地址码,(2) 确定芯片的数量及类型,(3) 分配地址线,(4) 确定片选信号,1片 4K 8位 ROM 2片 4K 8位 RAM,A11 A0 接 ROM 和 RAM 的地址线,用 138 译码器及其他门电路（门电路自定）画出 CPU和 2764 的连接图。要求地址为 F0000HFFFFFH , 并 写出每片 2764 的地址范围。,