【大学课件】输入输出系统.ppt

《【大学课件】输入输出系统.ppt》由会员分享，可在线阅读，更多相关《【大学课件】输入输出系统.ppt（86页珍藏版）》请在三一文库上搜索。

1、1,第八章 输入输出系统,计算机硬件可细分为运算器、控制器、存储器，输入设备和输出设备，又可粗略地分为“CPU、存储器、输入输出设备”三部分。这三部分之间的连接方式和信息交换方式关系到计算机基本功能的实现，是计算机输入输出系统所要解决的主要问题。 计算机的输入输出系统简称为I/O系统。一个计算机系统的综合能力、可扩展性、兼容性和性能价格比，都与I/O系统有密切的关系。I/O系统是计算机系统中最具有多样性和复杂性的部分。,http:/ 总线技术 主机与外设的连接 程序查询方式 中断系统和程序中断方式 DMA方式及其接口 通道控制方式,http:/ 学习总线概念应搞清楚两点，一要搞清楚“一组信息传

2、输线路”，二要搞清楚“分时共享”。 例如，铁路线类似于总线，坐车的人相当于要传送的信息。大家都能坐火车出行是共享；满员时必须选择乘坐下一车次便是分时。总线的工作机制也是分时共享，任何时间只允许两个部件或设备通过总线交换信息。 总线实体就是一组传输线路和相应的控制逻辑。控制逻辑的实现可以是CPU内部的控制逻辑，也可以是总线控制器。,http:/ 总线的控制逻辑主要由三态门实现。三态门有3种状态：0、1、高阻态。三态门有3只引脚：输入端、输出端、控制端（G、G）. 当控制端有效时，三态门才打开，输出端反映输入端的状态；否则三态门处于关闭状态，输出端呈现高阻态，也就是在逻辑上被断开，输入端不影响输出

3、端。,http:/ CPU内部总线：CPU内部连接各寄存器和运算部件之间的互联线。由于CPU的集成化，这组总线从外部是看不见的。 系统总线：连接计算机系统各功能部件，如CPU、存储器、I/O接口之间的总线。系统总线是可见的。 外总线：计算机之间、计算机与其它设备之间的连接线称为外总线。在很多情况下，这些连线不是计算机专用的，主要用于其它设备上。 总线按时序控制方式可分为同步总线、异步总线、准同步总线；按数据传送格式可分为串行总线、并行总线。这里不再讨论。,http:/ 物理特性：物理特性规定，总线这种插件尺寸有多大？引脚数有多少？引脚的相对位置如何？ 功能特性：功能特性规定，总线的每一根信号线

4、作什么用。 电气特性：电气特性规定，每一个信号线电平的高低、信号的传递方向等。 时间特性：时间特性规定，信号线完成每一个动作的起止时间，即什么时间有效、能延续多长时间等。,http:/ 从工程的角度考虑，能够简化硬件设计、易于扩充。 从用户的角度考虑，易于获得，随便从哪里买、随便买哪一家的都可以。 从厂商的角度考虑，易于批量生产、降低成本。,http:/ 并行传送：信息字有多少二进制位，就需要多少条传输线，每个二进制位在不同的线上进行传输。并行传送一般采用电位传送，所有位同时被传送，速度要比串行传送快。,分时传送：分时传送有两种概念，一是采用总线复用方式，既传送地址信息，也传送数据信息。为此需

5、要划分时间片，在不同时间中完成不同的传送任务。二是共享总线的部件分时使用总线。,http:/ 系统总线主要连接计算机系统内部的各功能部件，如CPU、存储器、I/O设备等。系统总线是可见的。例如，PC机主板上的很多插槽，实际上就是系统总线的接口。 （系统）总线设计的要素包括总线宽度、总线时序、总线仲裁等几个方面。,http:/ 数据线提供各部件数据传送的途径。典型的数据总线有8位、16位、32位等。数据总线的宽度决定同时传送的数据位数，增加数据总线的宽度能够提高总线带宽。总线带宽是指单位时间内总线传送的数据量，它定义了总线本身所能达到的最高传输速率。 地址总线用于传送读写数据的单元地址。总线中地

6、址线数越多，CPU可直接寻址的空间越大。n位总线可寻址2n个单元。 控制线主要用来实现控制功能，如中断请求线和应答线、总线请求线和应答线等。,http:/ 同步通信必须按最慢的部件设计时钟，总线效率会降低。,http:/ 异步通信过程见图所示。,http:/ 按仲裁机构的位置不同，总线控制分为集中控制和分布控制两大类。总线控制逻辑基本上集中于一个设备（如CPU），称为集中式控制；而总线控制逻辑分散在连接总线的各个部件或设备，称为分布式控制。 集中式控制方式又分为链式查询方式、计数查询方式以及独立请求方式。,http:/ 连线数较少； 容易扩充； 对故障敏感； 部件/设备离仲裁器越近优先级越高。

7、,http:/ 优先级易调整，先查到的设备优先级高； 灵活性强； 查询的实质是比较计数值和地址。,http:/ 响应速度快； 优先级易调整； 控制线多； 硬件复杂。,http:/ 部件或设备在使用总线时，一般需要经过申请、建立、使用、归还四个阶段。 总线通过接口连接各功能部件或设备，换句话说，接口通过系统总线与主机连接，同时又通过外部总线连接设备。,http:/ 通过接口，主机和外设可以完成包括数据信息、控制信息、和状态信息等的交换。,http:/ 连接设备,http:/ 数据缓冲功能：主机和外设工作速度差异很大，需要解决两者之间的速度匹配问题。解决的办法是设立数据缓冲寄存器。接口中数据缓冲寄

8、存器对I/O数据起缓冲作用。 数据格式变换功能：在输入输出过程中，接口电路必须能对数据的格式进行转换，以满足主机或外设对信息形式的不同要求。例如，串/并转换，数/模转换等等。 寻址功能：任何一个计算机系统都配备多种外设，同一种外设也可能有多台，主机随时可能与不同外设交换信息。当主机送来选择外设的地址码时，接口必须能进行译码，从而正确识别外设。 传递控制命令和状态信息功能：接口是主机命令下达和外设状态上传的必由之路，只有正确完成传递控制命令和反馈状态信息，才能实现主机和外设的信息交换。 实现时序信号的配合、驱动能力和工作电平的匹配等功能。,http:/ 接口（Interface）与端口（Port

9、）是两个不同的的概念。端口是指接口电路中可以被CPU访问的寄存器，它至少包含数据寄存器和命令/状态寄存器。端口加上相应的控制逻辑构成接口。,http:/ 独立编址方式 独立编址方式是指I/O端口地址与存储器地址无关，单独编码，CPU用专门设置的I/O指令访问端口。 特点：不占用存储空间，但需要专门设置I/O指令，且I/O指令仅限于传输，功能较弱。如8086系列机就采用独立编址方式。 统一编址方式 统一编址方式是把I/O端口当作存储器的单元来分配地址。不设专门的I/O指令，使用访存指令就能实现I/O操作。 特点：CPU访问外设更灵活方便，但使内存容量减小；进行I/O操作时，执行速度比较慢。PDP

10、-11采用统一编址方式。,http:/ 串行接口是指在主机和接口一侧并行传送信息、接口和外设则一侧串行传送信息。一般而言，串行接口速度慢，但传输线数少，适用于传输距离较远的场合、以及本身串行工作的设备。 并行接口是指主机和接口一侧以及接口和设备一侧都以字节或字并行传输。并行接口传输速度快，但传输线数多，适用于传输距离较近的场合、以及本身并行工作的设备。 按总线操作时序的控制方式，可分为同步接口、异步接口。 同步接口是指与同步总线相连的接口，其信息传送由统一的时序信号同步控制。 异步接口则是指与异步总线相连的接口，其信息传送采用应答方式控制。 按主机对外设的控制方式，可分为程序查询接口、中断接口

11、、DMA接口、以及通道控制器等。这将是本章要集中讨论的问题。,http:/ 在程序查询方式下， CPU只能等待，不能处理其它业务。 程序查询方式又分为两种情况：无条件传送和条件传送。,http:/ 在实际的计算机系统中，这种情况较为少见。例如，继电器状态的输入，就属于这种情况。,http:/ 命令寄存器 ，单向，接收CPU送来的命令，并控制完成读写或其它操作。 状态寄存器：存储反映外设的工作状态，这个寄存器在程序查询方式中是必须要设置的，它是程序进行I/O操作的判断依据 。,CPU并不直接访问外设，而是通过以上三个寄存器实现外设访问的。,http:/ 现实中有很多中断的例子。 在程序中断方式中

12、，某一外设的数据准备就绪后，就“主动”向CPU发出中断请求信号，当CPU响应这个中断时，便暂停现行程序的运行，自动转移到该设备的中断服务程序，完成数据交换。当中断服务程序执行结束后，CPU又回到原来的程序继续运行。,http:/ 切换的方法：一是保存断点。程序能够按顺序正确地执行，依靠的是程序状态字和程序计数器。发生中断时，它们的内容称为断点，也就是已经执行完的最后一条指令的状态和将要执行的下一条指令的地址。执行完中断服务程序后，要返回原程序继续执行，就要记住从哪个位置继续执行。二是恢复断点。在程序返回时，把先前保存的值（断点）再放回程序状态字和程序计数器，显然会接着原来的位置继续执行。 切换

13、时间：什么时间切换是重要的。中断的产生是随机的，可能是在指令执行的任何一点。为保证程序执行的完整性，应在一条指令执行完、下一条指令开始执行之前进行切换。 特点：随机性，无法预料随机事件在什么时间发生。,http:/ 内中断是指中断请求来自CPU内部的中断。如，运算溢出、除数为零引起的中断以及某些软中断都为内中断。 外中断是指中断请求来自CPU之外的中断。如，电源掉电、校验错等硬件故障引起的中断、由外设进行I/O操作引起的中断。 根据中断产生的软硬件，分为硬件中断和软中断 硬件中断是指由硬件请求信号引发的中断。 软中断是指由执行软中断指令引发的中断。,http:/ 可屏蔽中断是指那些相对级别比较

14、低，可以通过屏蔽技术进行禁止或开放操作的中断，常用于一般设备的I/O操作。 非屏蔽中断是指那些优先级别较高，必须立即响应，且不能通过屏蔽技术进行禁止或开放操作的中断。常用于应急处理，如电源掉电等。（内中断均属于不可屏蔽中断）。 根据获得服务程序入口地址的方法，分为向量中断和非向量中断。 向量中断是指由硬件提供中断服务程序入口地址的中断，中断事件在提出中断请求的同时，通过硬件向主机提供向量地址 。 非向量中断是指由软件提供中断服务程序入口地址的中断，如先固定地提供一个查询程序的地址，再执行该程序查询找出中断源，继而通过分支转移进入对应的中断服务程序。,http:/ 硬件：首先是接口方面。中断请求

15、、信号传递、排队判优等由接口中的硬件完成，最后优先级最高的中断请求到达CPU。其次是CPU方面，主要是中断响应逻辑。CPU收到请求信号以后，便开始一个称为“中断响应周期”的时间段，在这个时间段中完成到中断服务程序的切换。,http:/ 中断请求 中断判优 中断响应 中断处理 中断返回 下面将以向量中断为例来介绍中断的全过程。,http:/ 中断请求与传递,产生中断请求信号的第一个条件是中断源有中断请求。外设工作完成，等待和主机进行数据交换。例如，输入设备的数据已经准备好，等待主机取走数据；或者输出设备已经将数据寄存器的数据取走，等待主机送来新的数据。 产生中断请求信号的第二个条件是允许外设以中

16、断方式工作。在中断接口电路中有一个中断屏蔽触发器，它相当于一个开关。当该触发器为0时，表示开放中断，即可以发出中断请求信号；当该触发器为1时，表示屏蔽中断，即中断请求信号不能发出。,http:/ 公共请求线：多个中断源公用一根请求线向CPU提出中断请求。 独立请求线：每个中断源有自己的中断请求线，将中断信号直接送往CPU。 二维结构：将中断请求线连接成二维结构，用多条线向CPU请求中断，每条线上有多个中断源。,http:/ 中断判优,一台计算机允许有多个中断源。在中断接口电路中，记录中断事件的触发器称为中断请求触发器，一个触发器纪录一个中断；多个中断请求触发器通称为中断请求寄存器，一个中断请求

17、寄存器可以记录多个中断请求。 CPU在任何瞬间只能接受一个中断请求。当多个中断源同时发出中断请求时，应该先响应谁的中断请求，则由中断优先级决定。所谓中断优先级是指多个中断同时发生时，CPU响应中断的优先次序，它由优先级排队电路决定。 一般原则是按照中断事件的轻重缓急划分优先级。对那些提出中断时需要立即响应和处理的中断源，规定较高级别的优先级，而对那些提出中断请求时可以延迟响应和处理的中断源，则规定较低的优先级。例如，“故障、DMA、外中断”优先级依次降低。,http:/ 所谓软件判优是指用程序查询的方法确定中断源的优先级。软件判优时，最先检查的中断源具有最高优先级，以后检查的中断源的优先级逐次

18、递减，最后检查的中断源的优先级最低。软件判优可以灵活修改优先级。（想想，软件属于中断程序）,http:/ 串行排队链判优：串行排队链判优用硬件实现，包括串行排队电路和向量编码电路。 当同时有两个（以上）中断源发出中断请求信号时，被选中的总是最左边的一个中断源。,http:/ 硬件排队判优的特点是速度快，硬件电路复杂。,http:/ 中断响应,经过中断判优的中断请求需要等待CPU的响应才能得到处理。然而，CPU对中断的响应是有条件的。CPU响应中断要满足三个条件： 中断源有中断请求，而且未受到屏蔽； CPU接受中断请求，CPU处于开中断状态 ； 一条指令执行完毕，而且无DMA请求。,http:/

19、 CPU向外设发出中断应答信号INTA，表示CPU对中断的认可。中断控制器收到该信号后，将中断的向量地址（微机中为中断类型码）发送到数据总线上，CPU取走向量地址，并撤销INTA。 关中断。目的是为了保证本次中断响应过程不受干扰。 保护断点。断点指程序计数器PC的值和状态寄存器PSW的值。把两者内容依次压入堆栈，称为保护断点。保护断点是为了在中断结束后恢复断点，从而返回被中断的程序。 CPU根据中断向量地址获得中断服务程序的入口地址，送入PC。到此中断响应周期结束，开始中断服务程序的执行。,http:/ 中断处理,http:/ 中断处理程序的编制不可避免会用到一些通用寄存器，而这些寄存器在被中

20、断的程序中也可能正在使用，它们存放着现行程序的工作数据，所以称之为中断现场。为了不破坏这个工作现场，必须在中断程序中加以保护，由软件将其转移到安全的地方，通常是压入堆栈。 中断处理程序一般采用三段式结构，开头保护现场，中间为中断处理（属于实质性内容），结尾恢复现场。,硬件保护断点 软件保护现场,http:/ 中断返回,中断返回是由中断处理程序的最后一条指令（IRET）实现的，该指令的功能一是恢复原来被中断程序的PC和PSW值，这些值在中断响应周期中保存于堆栈中；二是开中断。这样就又转到了原来程序的断点处继续工作。,http:/ 在接口中，有决定是否向CPU发出中断请求的机构，主要是准备就绪RD

21、和中断屏蔽IM两个触发器。 在CPU方面，有决定是否受理中断请求的机构，主要是中断请求IR和允许中断EI两个触发器。,http:/ 单级中断系统是中断结构中最基本的一种形式。单级中断系统中不同优先级的设备同时请求时，CPU按照优先级一个一个进行处理。当CPU正在处理某个中断时，不允许其它中断源再中断CPU的程序，即使优先权比它高的中断源提出中断请求也是如此。,http:/ 多级中断系统是指计算机中有很多中断源，根据各个中断事件的轻重缓急的程度分成若干级别，每个级别分配一个优先权，而且规定优先权高的中断级可以打断优先权低的中断服务程序，并以程序嵌套方式进行工作。,http:/ 中断响应次序是由硬

22、件排队判优线路决定的。但是，在中断屏蔽技术的控制条件下，可以通过软件改变屏蔽位的状态，从而改变多级中断（多重中断）的处理次序。 中断系统的优先级包含两层意思，一是响应优先级，二是处理优先级。响应优先级是指由硬件排队电路决定的、CPU准备响应中断请求的次序，排队电路一旦设计好将无法改变；处理优先级是指可由中断屏蔽码改变的、CPU对中断请求的实际处理的先后次序。如果不进行屏蔽，中断处理次序就是中断响应次序。,http:/ 在A、B、C、D中断请求同时到来时，CPU的运动轨迹将发生变化。 响应ABCD；处理ADCB。,http:/ 禁止中断与屏蔽中断是两个不同的概念。 禁止中断是指“CPU中”的中断

23、允许触发器置0，处于“关中断”，所有可屏蔽中断源的中断请求得不到响应。允许中断是指CPU中的中断允许触发器置1，处于“开中断”，可以响应中断源的中断请求。允许和禁止中断对应开和关中断。 屏蔽中断是指某个中断源“接口中”的中断屏蔽触发器被置1，对应的中断源不能发出中断请求，处于“中断封锁”。当中断接口中的中断屏蔽触发器置0，则该中断源处于“中断开放”，此时对应的中断源可以发出中断请求。,http:/ 在大批量、高速度传送数据时，需要一种更加有效的方法，这就是DMA 。DMA在主存和外设之间实现高速、批量数据交换，数据传输完全依靠硬件，不需要执行程序，因而速度快、效率高。,http:/ 设备之间进

24、行直接的数据传送，在传送期间不需要CPU干预。 理解DMA概念，需要弄清两层含义。 其一，直接存储器访问时，数据不经过CPU。这意味着主存和外设之间有直接的数据通路，称为高速存储总线； 其二，数据传送直接由硬件完成，不依靠程序的执行，所以不需要CPU介入来实现控制。 DMA方式的主要优点是速度快。 第一，CPU不参与数据传送操作，不需要取指令、取数等操作； 第二，不需要进行保护现场、恢复现场之类的工作。 第三，内存地址、传送数据个数的计数也由硬件完成。 DMA方式的主要缺点是硬件线路复杂。,http:/ 以响应随机请求方式，实现主存和外设之间的快速数据传送； 数据传送不影响CPU的程序状态，除

25、了访问主存发生的冲突外，CPU可以继续执行自己的程序； 数据传送前的准备工作由操作系统的管理程序承担，DMA只负责简单的数据传送操作，传送结束后的善后处理则采用程序中断方式解决。 DMA方式一般用于主存和高速设备间的数据传送、以及DRAM的刷新控制 。高速设备包括： 磁盘、磁带、光盘等外存储器。 其它带有局部存储器的外围设备、通信设备。,http:/ 停止CPU访问内存； 周期挪用； DMA与CPU交替访问内存。,http:/ 缺点：DMA控制器访问内存的时间里，内存的效能没有充分发挥。,http:/ 1、主存地址计数器 2、传送长度计数器 3、数据缓冲寄存器 4、DMA请求触发器 5、控制/

26、状态逻辑 6、中断机构,http:/ 传送长度计数器：用来记录传送数据块的长度。在DMA传送前，其内容也是由程序预置，并以补码表示。每传送一次数据，地址计数器加1，直到计数器溢出，引发DMA控制器向CPU发出中断请求信号。 数据缓冲寄存器：暂存传送的数据。内存 数据缓冲器 外设。 DMA请求触发器：外设准备好一个数据后就给出一个控制信号，使DMA请求触发器置1。该标志引发DMA请求，即“控制/状态逻辑” 向CPU发出总线使用权的请求（HRQ），CPU以HLDA响应，“控制/状态逻辑”接收此信号后发出DMA响应信号，使DMA请求触发器复位。 控制/状态逻辑：用于修改内存地址计数器和字计数器、指定传送方向、并对DMA请求信号和CPU响应信号协调和同步。 中断机构：当一数据块传送完成，溢出信号触发中断机构，向CPU提出中断请求，报告