《第五部分异步时序逻辑电路教学课件.ppt》由会员分享，可在线阅读，更多相关《第五部分异步时序逻辑电路教学课件.ppt（77页珍藏版）》请在三一文库上搜索。
1、第五章 异步时序 逻辑电路,5.1 异步时序逻辑电路的特点及模型,1. 同步时序逻辑电路的特点,各触发器的时钟端全部连接在一起，并接在系 统时钟端；,只有当时钟脉冲到来时，电路的状态才能改变;,改变后的状态将一直保持到下一个时钟脉冲 的到来，此时无论外部输入x有无变化；,状态表中的每个状态都是稳定的。,5.1,2. 异步时序逻辑电路的特点,电路中除可以使用带时钟的触发器外，还可以使用不带时钟的触发器和延迟元件作为存储元件；,电路中没有统一的时钟；,电路状态的改变由外部输入的变化直接引起。,根据外部输入是脉冲信号还是电平信号，可将异步时序逻辑电路分为脉冲异步时序电路和电平异步时序电路。,5.2
2、脉冲异步时序逻辑电路,对输入脉冲信号的两点限制：,在两个或两个以上的输入线上不允许同时出现 脉冲信号； 第二个输入脉冲的到达，必须在第一个输入脉 冲所引起的整个电路响应结束之后。,5.2,5.2.1 脉冲异步时序逻辑电路的分析,分析方法基本上与同步时序逻辑电路相似，只是要注意触发器时钟端的输入情况。在同步时序电路中，时钟端的输入仅为“ 时间”。,5.2.1,分析步骤如下：,(1) 写出电路的输出函数和激励函数表达式。,(2)列出电路的状态转移真值表或写出次态方程组。,(3) 作状态表和状态图。,(4) 画出时间图和用文字描述电路的逻辑功能。,从分析步骤来看，异步时序电路的分析与同步时序电路分析
3、相同，但是每一步实施时又有所不同。下面通过例子介绍脉冲异步时序电路的分析方法。,例：分析下图所示的脉冲异步时序逻辑电路,解：,写出输出函数和激励函数表达式,作状态转移真值表:,作状态表和状态图: 根据转移真值表可作出状态图.,画时间图和说明电路功能:(略),该电路是一个三进制计数器.,例：分析下图所示的脉冲异步时序逻辑电路,作状态转移真值表,注意转移真值表中x1,x2取值的意义和组合情况。,作状态表和状态图 根据转移真值表可作出下列状态表和状态图,画时间图和说明电路功能,该电路当连续输入两个或多个x1脉冲时，输出一个或多个脉冲，其它情况下输出为0。它是一个x1脉冲检测器。,例：分析下图所示的脉
4、冲异步时序电路,解：,写出输出函数和激励函数表达式,注意各触发器的跳变时刻,该式表明当CP为逻辑1时，触发器的状态才能发生变化，而只有当时钟出现有效跳变时，CP才为逻辑1。,写出电路的状态方程,将3个触发器的激励函数代入触发器的次态方程， 得,作状态表和状态图 高位触发器次态不仅与触发器的现态有关，而且与触发器的次态有关。在填写状态时，通常要由低位向高位依次填写。,画出时间图和说明电路功能 由状态图可知：该电路是一个八进制减1计数器，输出是借位信号。,5.2.2 脉冲异步时序逻辑电路的设计,设计方法与同步时序逻辑电路相似，但如果触发器有时钟控制端的话应将其作为激励来考虑，并注意脉冲异步时序电路
5、对输入脉冲的两个限制条件。,5.2.2,例：设计一个脉冲异步时序电路，该电路有3个输入端x1,x2和x3，一个输出端Z。当且仅当电路接收的输入脉冲序列为x1x2x3时，输出 Z由0变成为1，仅当又出现一个x2脉冲时，输出 Z才由1变为0。,典型的输入、输出波形如图所示,解：用Moore电路实现,建立原始状态图和状态表,由观察法可见该表已是最简状态表，无需再化简。,状态分配：,由原则1得 AB，AC，CD，BC，AD应相邻。 由原则2得 AB，AC，BC，AD应相邻。 由原则3得 AB，AC，BC应相邻。 由原则4得 A为逻辑0。,将时钟控制端当作激励端来看.故可得以下 D触发器的激励表:,Qn
6、 Qn+1 CP D,Qn Qn+1 CP D,0 0 d 0,0 1 1 1,1 0 1 0,1 1 d 1,1 1 0 d,1 0 1 0,0 1 1 1,0 0 0 d,设计时将D触发器的特征方程写为:,Qn+1=D CP,确定激励函数和输出函数表达式,D2,CP2,CP1,注：化简只能在指定 列中进行。,画出逻辑电路图:,例 : 试用J-K触发器设计一个异步六进制加法计数器.,做六进制加法计数器的状态图:,将时钟控制端当作激励端来看.故可得以下J-K触发器的激励表:,Qn Qn+1 CP J K,Qn Qn+1 CP J K,0 0 d 0 d,0 1 1 1 d,1 0 1 d 1,
7、1 1 d d 0,1 1 0 d d,1 0 1 d 1,0 1 1 1 d,0 0 0 d d,设计时将J-K触发器的特征方程写为:,.,0 0 0 0 0 1 0 0 1 0 0 0 1 0 1 0 d 1 1 0 0 1 0 0 1 1 0 0 1 0 0 1 1 1 0 0 1 1 1 0 1 0 0 1 0 1 0 0 1 0 1 0 1 0 0 0 1 d 1 1 1 1 0 d d d d d d d 1 1 1 d d d d d d d,Q3nQ2nQ1n Q3n+1Q2n+1Q1n+1 CP3CP2CP1 Z,0 0 0 0 0 1 d d d d 1 d 0 0 1 0
8、 0 0 1 0 1 0 0 d 1 d d 1 d 1 1 0 0 1 0 0 1 1 d d d d 1 d 0 0 1 0 0 1 1 1 0 0 1 d d 1 d 1 1 1 1 0 1 0 0 1 0 1 d d d d 1 d 0 0 1 0 1 0 1 0 0 0 d 1 0 d d 1 1 d 1 1 1 1 0 d d d d d d d d d d d d d 1 1 1 d d d d d d d d d d d d d,Q3nQ2nQ1n Q3n+1Q2n+1Q1n+1 J3 K3 J2 K2 J1 K1,CP3 CP2 CP1 Z,Q2nQ1n,00,01,11,1
9、0,0,1,0,1,1,d,d,0,0,d,Q3n,CP3,Q2nQ1n,00,01,11,10,0,1,d,1,d,d,0,d,d,d,Q3n,J3,CP3=Q1 J3=Q2 K3=1,.,Q2nQ1n,00,01,11,10,0,1,0,1,d,d,1,0,0,d,Q3n,Q2nQ1n,00,01,11,10,0,1,d,d,0,d,1,d,d,d,Q3n,J2,CP2,.,Q2nQ1n,00,01,11,10,0,1,1,1,1,d,1,1,1,d,Q3n,CP1,检查能否自启动:,Q3nQ2nQ1n Q3n+1Q2n+1Q1n+1 CP3CP2CP1 Z,Z=Q3n Q2n Q1n,C
10、P2=Q1 J2=Q3 K2=1,CP3=Q1 J3=Q2 K3=1,CP1=1 J1=1 K1=1,5.3 电平异步时序逻辑电路的分析与设计,输出方程 : Z=f (X , y) 激励方程 :Y=f (X , y) 二次状态方程 : yit+= Yit ( i=1,2r ) X=X1 Xn : 输入状态 y=y1 yn : 二次状态,对其描述:,对上图的异步时序逻辑电路框图可用一组方程,Y=Y1 Yr :激励状态,Z= Z1 Zm :输出状态, : 延迟元件的延迟时间 电路中,Z和Y是随X的变化而变化的.Y变化后经过的延迟形成二次状态y反馈到输入端,从而引起电路状态的进一步变化,直到Y=y,
11、电路才进入稳定状态.,(1) 不允许两个或两个以上的输入电平同时发生变化. (2) 输入电平的第一次跳变引起的整个电路响应结束之后,才允许输入电平作第二次跳变.,为了使电平异步时序电路工作正常和电路 状态转换可预测,故对其输入信号的限制为:,5.3 .1 电平异步时序逻辑电路的描述方法,例：由或非门组成的基本RS触发器,其激励函数和输出函数为：,其状态转移真值表为：,状态转移表：,在输入状态不变的情况下，如果激励状态与 二次状态相同，则称为稳定状态。 在输入状态不变的情况下，如果激励状态与 二次状态不同，则称为不稳定状态。 电路的总态包括输入状态和二次状态两部分， 记作（ x , y ）。每个
12、稳定的总态都是一个独立 的状态，通常用字母或数字来表示。,上例的流程表为：,分析步骤: (1) 根据电路写出输出方程和激励方程 (2) 作出状态流程表 (3) 作出时序图 (4) 说明电路的功能,5.3 .2 电平异步时序逻辑电路的分析,例1 : 试分析下列电路.,电路的激励方程和输出方程为:,.,下面用流程表来描述电路状态转换情况:,Y/Z,y X1X2=00 X1X2=01 X1X2=11 X1X2=10,(0)/0,1/1c,(0)/0b,(0)/0a,(1)/1,(1)/1d,0/0,(1)/1,0,1,流程表中,加了括号的为稳定状态(即y=Y),总态响应序列：,t1 t2 t3 t4
13、 t5 t6 t7 t8 t9 t10 t11 t12 t13 t14 t15,00 10 11 11 01 01 00 01 11 11 10 00 01 01 00,(00,0),(10,0),(11,1),(11,1),(01,0),(01,0),(11,0),(01,1),(00,0),(11,0),(10,1),(01,1),(00,0),(00,1),(01,0),(11,1),(01,0),(11,1),(01,0),0 0 1 1 0 0 0 0 1 1 1 1 0 0 0,设电路的初始总态为(X1 X2 , y)=(00 , 0),Y=0,Z=Y= X1 X2 + X2y,例
14、2 : 试分析下列电路.,&,&,Y2,X1,X2,Z,Y1,用流程表来描述电路状态转换情况:,电路的激励方程和输出方程为:,Y1=X2+X1y1,Z=y2y1,总态响应序列：,t0 t1 t2 t3 t4 t5 t6 t7,00 01 11 10 00 10 11 01,(00,00),(01,00),(11,10),(10,11),(00,01),(10,00),(11,01),(01,01),(10,01),(01,10),(11,11),(10,01),(00,00),0 0 1 0 0 0 0 0,电路的初始总态为(X1 X2 , y2y1)=(00 , 00),功能：000111序
15、列检测器。,5.3.3 5.3.3 电平异步时序电路的设计,设计步骤: (1)根据要求建立原始流程表. (2)对原始流程表简化,得最简流程表. (3)对最简流程表进行状态分配及无关态的输出指定. (4)写出激励状态和输出状态方程.,(5)画出逻辑电路图,.,例:设计一电平异步时序电路.输入为X2 X1,输出,为Z.当输入X2 X1的变化序列为00 01,输出Z为1,否则Z为0.,11时,.,.,(01,b)/0,(00,a)/0,(10,c)/0,(11,d)/1,.,.,(01,b)/0,(00,a)/0,(10,c)/0,(11,d)/1,(01,f)/0,(11,e)/0,.,由总态图可
16、先得部分流程表: Y / Z y X2X1=00 X2X1=01 X2X1=11 X2X1=10 a (a)/0 b (b)/0 c (c)/0 d (d)/1 e (e)/0 f (f)/0,.,Y / Z y X2X1=00 X2X1=01 X2X1=11 X2X1=10 a (a)/0 b/- -/- c/- b a/- (b)/0 d/- -/- c a/- -/- e/- (c)/0 d -/- f/- (d)/1 c/- e -/- f/- (e)/0 c/- f a/- (f)/0 e/- -/-,(3) 完善原始流程表,.,相容行:如果原始流程表中两行(或多行)的每一列的激励状
17、态和输出状态都是相容的那么这两行就相容. 在相容行中,稳定状态、不稳定状态和无关状态的相容性均可按以下原则确定: (a) 稳定状态(i)和不稳定状态i是相容的,可以合并为稳定状态(i); (b) 如果稳定状态(i)和(j)相容,则(i)和j是相容的,可以合并为稳定状态(i);,(4) 原始流程表的简化,.,(d) 稳定状态(i)或不稳定状态i同无关状态可以合并为稳定状态(i)或不稳定状态i,两个无关状态合并后仍为无关状态. 这样流程表的简化就可以采用同步时序电路的简化方法和步骤: 作隐含表找出相容行 作合并图得到最大相容类 选择一个最小闭覆盖作最小流程表,和j也相容可以合并为不稳定 状态i或j
18、;,(c) 如果稳定状态(i)和(j)相容,则不稳定状态i,.,作隐含表:,a,b,c,d,e,b,c,d,e,f,b,f,b,f,b,f,d,e,b,f,b,f,d,e,d,e,d,e,d,e,.,最大相容类的集合为:(a , b) , (d) , (c , e , f ),a,b,c,d,e,f,根据相容行作合并图:,.,显然最大相容类集合(a , b),( d ),(c , e , f )满足覆盖性和最小性.为了检查其闭合性,作闭合性检查表: 闭合情况 相容类 X2X1=00 X2X1=01 X2X1=11 X2X1=10 (a,b) (a) (b) d c (d) - f (d) c
19、(c,e,f) a (f) (e) (c),.,由表可知,所选最大相容类集合满足闭合性.将(a,b),(d),(c,e,f)分别用A,B,C代替,可得 最小化流程表: Y / Z y X2X1=00 X2X1=01 X2X1=11 X2X1=10 A (A)/0 (A)/0 B/- C/- B -/- C/- (B)/1 C/- C A/- (C)/0 (C)/0 (C)/0,.,(a)状态分配 由流程表可见:X2X1=00和X2X1=10这两列只有一个稳态,故状态A和状态C之间不存在竞争.所以分配A=y2y1=00,B= y2y1=01,C= y2y1= 11. (b)不稳定状态的输出指定
20、指定原则:若稳定总态A和总态B在输入的作用下有转移关系,且它们的输出相同,则这两个稳态之间的过渡状态的输出应与稳态相同.,(5) 状态分配和不稳定状态的输出指定,.,若两个稳定总态具有不同的输出,则这两个稳态之间的过渡状态的输出可为任意值. 据此得到的二进制流程表如下: Y2Y1 / Z y2y1 X2X1=00 X2X1=01 X2X1=11 X2X1=10 00 (00)/0 (00)/0 01/- 11/0 01 -/- 11/- (01)/1 11/- 11 00/0 (11)/0 (11)/0 (11)/0,(6) 写出激励状态和输出状态方程,Y2,y2y1,X2X1,00,00,01,01,11,11,10,10,0,1,1,1,d,d,0,0,d,d,d,1,0,1,1,0,.,Y1,y2y1,X2X1,00,00,01,01,11,11,10,10,0,1,1,1,d,d,0,1,d,d,d,1,1,1,1,0,Y1= X2+ X1y1,.,Z,y2y1,X2X1,00,00,01,01,11,11,10,10,0,0,0,0,d,d,0,d,d,d,d,0,1,d,d,0,.,.,1,1,1,&,&,&,&,&,1,1,X2,X1,Y1,Y2,Z,y1,y2,(7)画逻辑电路图,