第12章组合逻辑电路.ppt

《第12章组合逻辑电路.ppt》由会员分享，可在线阅读，更多相关《第12章组合逻辑电路.ppt（45页珍藏版）》请在三一文库上搜索。

1、1,第 12 章 组合逻辑电路,12.1 集成基本门电路,12.3 组合逻辑电路的分析,12.2 集成复合门电路,12.4 组合逻辑电路的设计,12.5 编码器,12.6 译码器,* 12.7 通用阵列逻辑,下一章,上一章,返回主页,2,一、或门电路,12.1 集成基本门电路,0 1 1 1,0 0 0 1 1 0 1 1,真值表,FAB A0 = A A1 = 1 AA = A,或运算 （逻辑加）,或逻辑和或门,3,信号输入端,信号控制端,当 B = 0 时，F = A 门打开,当 B = 1 时，F = 1 门关闭,或门还可以起控制门的作用,4,例12.1.1 下图所示为一保险柜的防盗报警

2、电路。 保险柜的两层门上各装有一个开关S1和S2。门关上时， 开关闭合。当任一层门打开时，报警灯亮，试说明该 电路的工作原理。,+5V,1,S1 S2,EL,结论：开关 S1 和 S2 任一个打开时，报警灯亮。,例 12.1.2 的电路,5,二、 与门电路,FAB A 0 = 0 A 1 = A A A = A,0 0 0 1,0 0 0 1 1 0 1 1,真值表,与运算 （逻辑乘）,与逻辑和与门,6,当 B =1 时，F = A 门打开,当 B = 0 时，F = 0 门关闭,信号输入端,与门也可以起控制门的作用,信号控制端,7,三、 非门电路,0 1,1 0,非运算 （逻辑非）,图12.

3、1.4 非逻辑和非门,8,12.2 集成复合门电路,TTL 电路,CMOS 电路,CT1000 通用系列,CC0000 CC4000,CT2000 高速系列,CT4000 低功耗系列,CT3000,9,一、 或非门电路,1 0 0 0,0 0 0 1 1 0 1 1,真值表,F,或非门,10,CMOS或非门原理电路,A = 0，B = 0，,F = 1,PMOS1 和 PMOS2 导通,NMOS1 和 NMOS2 截止,A = 0，B = 1，,F = 0,PMOS1 和 NMOS2 导通,NMOS1 和 PMOS2 截止,A =1，B = 0，,F = 0,NMOS1 和 PMOS2 导通,

4、PMOS1 和 NMOS2 截止,A = 1，B = 1，,F = 0,PMOS1 和 PMOS2 导通,NMOS1 和 NMOS2 截止,图12.2.2 CMOS或非门,11,二、 与非门电路,1 1 1 0,0 0 0 1 1 0 1 1,真值表,F,图12.2.3 与非门,12,TTL 与非门原理电路,A = 0，B = 0， A = 0，B = 1， A = 1，B = 0，,F = 1,T1 处于饱和状态,T3 导通,T2 和 T4 处于截止状态,A = 1，B = 1，,T1 和 T3 处于截止状态,T2 和 T4 处于饱和导通,F = 0,TTL与非门,13,三、 三态与非门,逻

5、辑符号,逻辑功能:,E = 0 F = Z,E = 1 F = Z,14,例12.2.1 试利用与非门来组成非门、与门和或门。,(b) 与门,(c) 或门,(a) 非门,解：,15,12.3 组合逻辑电路的分析,一、组合逻辑电路,由输入变量 (即 A 和 B ) 开始，逐级推导出 各个门电路的输出，最好将结果标明在图上。,二、 分析步骤,(2) 利用逻辑代数对输出结果进行变换或化简。,三、逻辑代数简介,由门电路组成的逻辑电路叫组合逻辑电路。,逻辑变量只取 0、1 两个值。,16,自等律,A+ 0 = A A 1 = A,0-1律,A+ 1=1 A 0= 0,重叠律,A+ A = A A A =

6、 A,互补律,复原律,表12.3.1 逻辑代数的基本公式（1）,17,交换律,结合律,分配律,吸收律,反演律 (摩根定律),A+B = B+A A B = B A,A+(B+C) = B+(C+A) = C+(A+B) A (B C) = B (C A)=C (A B),A+(B C) = (A+B) (A+C) A (B + C) = (A B) + (A C),A+(A B) = A A (A + B) = A,表12.3.1 逻辑代数的基本公式（2）,18,0 0 0 1 1 0 1 1,异或门,=,例12.1 分析图示逻辑电路的功能。,0 1 1 0,真值表,解：,19,异或门,同或门

7、,=,20,或门,与门,非门,或非门,与非门,表12.3.3 常用门电路的逻辑符号和逻辑表达式,F = AB,F = AB,21,例12.3.1 分析图示密码锁电路的密码。,0 0,0 0,1 1,= 1 开锁信号。,1 0 1 0 1,0,1,= 1 报警信号。,1,1 1 1 1 1,1,密码为：1 0 1 0 1。,1 0,0 1,0,0,解：,22,12.4 组合逻辑电路的设计,一、半加器,(1) 根据逻辑功能列出真值表,0 0 1 0 1 0 0 1,0 0 0 1 1 0 1 1,两个一位 二进制数,本位和,进位位,23,(3) 根据逻辑表达式画出逻辑电路,半加器,(2) 根据真值

8、表写出逻辑表达式 本位和 进位位 C = A B,= AB,24,二、 全加器,(1) 根据逻辑功能列出真值表,0 0 0 1 1 0 1 1,0 1 0 1 0 1 0 1,两个 n 位二进 制数中的一位,本位和,进位位,0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1,AiBiCi1,AiBiCi1,(2) 根据真值表写出逻辑表达式,25,(3) 化简或变换逻辑式,= （Ai Bi） Ci1,= ( Ai Bi ) Ci1 + AiBi,= Ai Bi Ci1,26,AiBi,AiBi,(4) 根据逻辑表达式画出逻辑电路,Fi Ci,(Ai Bi ) Ci,(Ai Bi )

9、Ci1,Fi = Ai Bi Ci1 Ci = （Ai Bi）Ci1 + AiBi,全加器,全加器,27,四位全加器逻辑图：,4 位全加器逻辑图,28,12.5 编码器,控制信息,编码器,二进制代码,编码器的分类,可实现编码功能的组合逻辑电路。,普通编码器,优先编码器,二进制编码器,二-十进制编码器,29,一、普通编码器,每次只允许输入一个控制信息的编码器。,1. 二进制编码器,将输入信号编成二进制代码的电路。,30,当 n = 2 时，即为 4 线-2 线编码器：,四个需要 编码的信号,两位二 进制代码,0 0 0 1 1 0 1 1,A0,A3,A1,A2,4 线-2 线编码器,31,2.

10、 二十进制编码器（BCD 码） 十进制数 0 9：0000 1001 （8421 BCD 码） 例如十进制数 357 用二进制数表示为： 0011 0101 0111,键控二十进制编码器:,输入端：十个按键 A0 A9,输出端：F1 F4,3,5,7,32,表12.5.2 编码器真值表,0 1 1 1 1 1 1 1 1 1,0 0 0 0,1 0 1 1 1 1 1 1 1 1,0 0 0 1,1 1 0 1 1 1 1 1 1 1,0 0 1 0,1 1 1 0 1 1 1 1 1 1,0 0 1 1,1 1 1 1 0 1 1 1 1 1,0 1 0 0,1 1 1 1 1 0 1 1

11、1 1,0 1 0 1,1 1 1 1 1 1 0 1 1 1,0 1 1 0,1 1 1 1 1 1 1 0 1 1,0 1 1 1,1 1 1 1 1 1 1 1 0 1,1 0 0 0,1 1 1 1 1 1 1 1 1 0,1 0 0 1,编码器表达式,33,编码器电路,34,当有键按下时， S = 1 灯亮,当所有键未按下时，S = 0 灯不亮,区分：,当所有键都未按下时，输出 0000,当 A0 键按下时，输出 0000,35,表12.5.2 优先权编码器真值表,如果同时有多 个信号输入， 输出的是数码 大的输入信号 对应的代码。,二、优先权编码器,1 1 1 1 1 1 1 1

12、1,1 1 1 1,0 1 1 1 1 1 1 1 1,1 1 1 0, 0 1 1 1 1 1 1 1,1 1 0 1, 0 1 1 1 1 1 1,1 1 0 0, 0 1 1 1 1 1,1 0 1 1, 0 1 1 1 1,1 0 1 0, 0 1 1 1,1 0 0 1, 0 1 1,1 0 0 0, 0 1,0 1 1 1, 0,0 1 1 0,36,12.6 译码器,将具有特定含义的二进制代码变换成一定,n 位二进制代码输入,2n 种状态,2n 种输出,译码器,二进制数代码,按其编码时的原意翻译成 对应的信号输出,一、 二进制译码器,的输出信号，以表示二进制代码的原意，这一,实现

13、译码功能的组合电路为译码器。,过程称为译码。,37,n = 2 时即为 2 线4 线译码器：, 0 0 0 1 1 0 1 1,低电平译码,功 能 表,1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0,=E+A1+A2,译码器电路,38,二、 显示译码器,1. 数码显示器,共 阳 极,共 阴 极,LED 显示器的两种接法,39,二、 显示译码器,输 入 输 出,A4 A3 A2 A1 a b c d e f g,显 示,0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1

14、 0 0 1,表12.6.2 显示译码器功能表,1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1,0 1 2 3 4 5 6 7 8 9,40,显示译码器的联接图,显示译码器,41,* 12.7 可编程逻辑器件,PLD,与门阵列,或门阵列, 或门 实现或运算, 与门 实现与运算,与门和或门通常改用示意符号表示。,或门的示意画法,42,与门阵列和或门阵列,43,PLD 不但可以实现组合逻辑电路的功能， 而且可以实现时序逻辑电路的功能。,输出 F1和F2 就是上述 Fi 和 Ci 的表达式。,加法器的逻辑表达式:,电路的功能：加法器。,44,PLD分类,现场可编程逻辑阵列FPLA,可编程阵列逻辑PAL,通用阵列逻辑GAL,可擦除的可编程逻辑阵列EPLA,现场可编程门阵列FPGA,在系统可编程逻辑器件ISP-PLD,45,第 12 章 结 束,下一章,上一章,返回主页,