第十一章逻辑代数基础电工学.ppt

《第十一章逻辑代数基础电工学.ppt》由会员分享，可在线阅读，更多相关《第十一章逻辑代数基础电工学.ppt（101页珍藏版）》请在三一文库上搜索。

1、数字电子技术基础,成都理工大学数电多媒体课件,主讲人：陈 川,逻辑代数基础,数字电子技术基础,电信号（变化的电压或电流）分二类 ： 模拟信号和数字信号,1.1 概述,电子电路（含半导体元件的电路）按输入 信号不同分二类：模拟电路和数字电路,模拟信号与模拟电路,模拟信号：指在时间和数值上都连续变化的电信号。(缓慢变化) 例如：声音、电话、温度、小提琴声等。 模拟信号波形： 模拟电路：对模拟信号进行传输、处理的电子电路。,模拟信号与模拟电路,例如：扩音机： （主要功能：放大；还有：运算、处理等功能。）,数字信号与数字电路,数字信号：指在时间和数值上都断续变化的离散电信号。(快速变化)常用0、1二元

2、数值表示。 例如：脉博信号、电报、键盘输入信号、钢琴声等 （主要功能：计数显示；还有：编码、记忆、运算等功能。）,数字电路的特点（与模拟电路的区别）,0、1数字表示两种对立的离散状态。,电流“无”，电压“低” -“0”-低电平（0.7v以下）,电流“有”，电压“高”-“1” -高电平（2.7v以上）,半导体元件工作在开关状态，分别对应“0、1”数码。,数字电路的特点（与模拟电路的区别）,研究内容:对数字电路进行逻辑分析和逻辑设计； 研究对象:电路的输入与输出状态之间的逻辑关系,而不是数值关系； 分析方法:逻辑代数和卡诺图法。而不是微变等效电路法和图解法。,数字信号的特点,1、数字电路采用元件的

3、两种对立状态表示信息（开关的通与断） 2、集成度高，体积小，功耗低。 3、抗干扰能力强，精度高。 4、数字信息可以长期存储。,逻辑代数基础,数字电子技术基础,逻辑电路,逻辑代数,研究工具,逻辑函数,逻辑状态,二值变量,1.2 逻辑代数中的常用运算,依据：,1.逻辑变量只取：0 、1两种状态。,2.与、或、非是三种最基本的逻辑运算。,一 、 “与”逻辑,A、B、C条件都具备时，事件F才发生。,逻辑符号,1.2.1 基本逻辑运算,逻辑代数基础,数字电子技术基础,逻辑符号 逻 辑 式 真 值 表,F=A B C,逻辑式,真值表,逻辑代数基础,数字电子技术基础,真值表:把所有可能的条件组合 及其对应结

4、果一一列出来的表格。,二、“或”逻辑,A、B、C只有一个条件具备时，事件F就发生。,逻辑符号,逻辑代数基础,数字电子技术基础,F=A+B+C,逻辑式,真值表,逻辑代数基础,数字电子技术基础,三、“非”逻辑,A条件具备时 ，事件F不发生；A不具备时，事件F发生。,逻辑符号,逻辑代数基础,数字电子技术基础,逻辑式,真值表,逻辑代数基础,数字电子技术基础,1.2.2 复合逻辑运算,“与”、“或”、“非”是三种基本的逻辑关系，任何其它的逻辑关系都可以以它们为基础表示。,与非： 条件A、B、C都具备，则F不发生。,逻辑代数基础,数字电子技术基础,或非： 条件A、B、C任一具备，则F不发生。,异或： 条件

5、A、B一个具备，另一个不具备则F发生。,逻辑代数基础,数字电子技术基础,编码器,编码：数字系统中将某一信息编成二进制代码的过程。如：91001 编码器（代码转换器）：实现编码功能的电路。,二十进制编码器框图：,编 码 器,拨码盘 产生,二进制代码 (BCD),功能：从N个输入中选中一个,编成一组n位二进制代码 并行输出,二十进制编码器设计,1、由逻辑功能,列出真值表(输入高电平有效):,译码是编码的逆过程，即将某个二进制翻译成电路的某种状态。,译 码 器,Y0,Y1,Y2,Y9,二进制代码 (BCD),一组高低电平信号,译码,译码器,2-4线译码器74LS139的内部线路,归纳：,管 脚 图,

6、双2-4线译码器组件 74LS139：（其中含两个2-4译码器）,输 入,输 出,使能端,使能端,输 入,输 出,+5V,地,3线 8线译码器,管 脚 图,+5V,地,74LS138功能表：,允许端,选 择,输 出 端,C B A, 1 1 1 1 1 1 1 1 1,0 1 1 1 1 1 1 1 1,1 0 0 0 0 0 1 1 1 1 1 1 1,1 0 0 0 1 1 0 1 1 1 1 1 1,1 0 0 1 0 1 1 0 1 1 1 1 1,1 0 0 1 1 1 1 1 0 1 1 1 1,1 0 1 0 0 1 1 1 1 0 1 1 1,1 0 1 0 1 1 1 1 1

7、 1 0 1 1,1 0 1 1 0 1 1 1 1 1 1 0 1,1 0 1 1 1 1 1 1 1 1 1 1 0,74LS138 输入输出波形关系：,译码显示系统:,BCD 数码,显示 译码器,数码 显示器,显示译码器,数字系统中，常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。,七段显示器: 用七个发光字段构成 0 9 十个数字。,每个字段为发光二极管,a,b,c,d,f,g,e,74LS48：BCD七段译码器/驱动器,管 脚 图,74LS48 功能表,0001 0 1 1 0 0 0 0,0010 1 1 0 1 1 0 1,0000 1 1 1 1 1 1 0,

8、连接： 74LS48与 七段显示器,（共阴极）,译码显示系统：,共阴极七段显示器工作示意图：,“1”,连接： 74LS48与 七段显示器,（共阴极）,译码显示系统：,一、触发器的基本特性和作用,Flip - Flop，简写为 FF，又称双稳态触发器。,一个触发器可存储 1 位二进制数码,触发器,触发器的作用,触发器有记忆功能，由它构成的电路在某时刻的输 出不仅取决于该时刻的输入，还与电路原来状态有关。 而门电路无记忆功能，由它构成的电路在某时刻的输 出完全取决于该时刻的输入，与电路原来状态无关；,触发器和门电路是构成数字电路的基本单元。,二、触发器的类型,根据逻辑功能不同分为,根据触发方式不同

9、分为,根据电路结构不同分为,一、基本 RS 触发器,(一)由与非门组成的基本 RS 触发器,1. 电路结构及逻辑符号,置0端，也称复位端。 R 即 Reset,置1端，也称置位端。 S 即 Set,Basic Flip - Flop,工作原理,2. 工作原理及逻辑功能,0,1,1,1 1,0,触发器被置 0,2. 工作原理及逻辑功能,1,0,0,1 1,1,触发器被置 1,2. 工作原理及逻辑功能,G1 门输出,G2 门输出,2. 工作原理及逻辑功能,注意,二、同步触发器,Synchronous Flip - Flop,实际工作中，触发器的工作状态不仅要由触发输入 信号决定，而且要求按照一定的

10、节拍工作。为此，需要 增加一个时钟控制端 CP。,CP 即 Clock Pulse，它是一串周期和脉宽一定的矩形脉冲。,具有时钟脉冲控制的触发器称为时钟触发器， 又称钟控触发器。,同步触发器是其中最简单的一种，而基本 RS 触发器称异步触发器。,(一)同步 RS 触发器,(一)同步 RS 触发器,工作原理, CP = 0 时，G3、G4 被封锁，输入信号 R、S 不起作用。基本 RS 触发 器的输入均为 1，触发器 状态保持不变。, CP = 1 时，G3、G4 解除封锁，将输入信号 R 和 S 取非后送至基本 RS 触发器的输入端。,1. 电路结构与工作原理,RS功能,R、S 信号高电平有效

11、,2. 逻辑功能与逻辑符号,解：,例 试对应输入波形画出下图中 Q 端波形。,原态未知,VCC,(三)同步 JK 触发器,(三)同步 JK 触发器,功能表,电路结构,称为 JK 功能，即 JK = 00 时保持； JK = 11 时翻转； J K 时 Qn+1 值与 J 相同。,不变,Qn,置 0,0,翻转,置 1,1,0,特性表,特性方程,驱动表,0 ,无约束条件,状态转换图,0 1,J = 0 K =,1 , 1, 0,J = 1 K =,J = K = 0,J = K = 1,解：,例 设触发器初始状态为 0，试对应输入波形画出 Q 端波形。,触发器初始状态为 0,(二)同步 D 触发器

12、,(二)同步 D 触发器,1. 电路结构、逻辑符号和逻辑功能,D,同步 D 触发器功能表,称为 D 功能,特点：Qn+1 跟随 D 信号,解：,例 试对应输入波形画出下图中 Q 端波形(设触发器 初始状态为 0)。,触发器,初始状态为 0,同步触发器在 CP = 1 期间能发生多次翻转，这种现象称为空翻,计数器,时序逻辑电路的特点,任何时刻的输出不仅取决于该时刻的输入信号，而且与电路原有的状态有关。,逻辑功能特点：,电路结构特点：,由存储电路和组合逻辑电路组成。,时序逻辑电路的类型,所有触发器的时钟端连在一起。所有触发器在同一个时钟脉冲 CP 控制下同步工作。,时钟脉冲 CP 只触发部分触发器

13、，其余触发器由电路内部信号触发。因此，触发器不在同一时钟作用下同步工作。,一、计数器的作用与分类,计数器(Counter)用于计算输入脉冲个数，还常用于分频、定时等。,计数器分类如下：,按时钟控制方式不同分,同步计数器比异步计数器的速度快得多。,按计数增减分,对计数脉冲作递增计数的电路。,对计数脉冲作递减计数的电路。,在加 / 减控制信号作用下，可递增也可递减计数的电路。,按计数进制分,按二进制数运算规律进行计数的电路,按十进制数运算规律进行计数的电路,二进制和十进制以外的计数器,计数器的计数规律,8,7,6,5,4,3,2,1,0,二进制加法计数器 计数规律举例,二进制减法计数器 计数规律举

14、例,“000 1”不够减，需向相邻高位借“1”， 借“1”后作运算“1000 1 = 111”。,按此则返回 P23,8421 码十进制加法计数器计数规律,按此则返回 P23,计数的最大数目称为计数器的“模”，用 M 表示。 模也称为计数长度或计数容量。,N 进制 计数器计数规律举例,具有 5 个独立的状态，计满 5 个计数脉冲后，电路状态自动进入循环。故为五进制计数器。,五进制计数器也称模 5 计数器；十进制计数器则为模 10 计数器；3 位二进制计数器为模 8 计数器。,n 个触发器有 2n 种输出，最多可实现模 2n 计数。,二、异步计数器,(一) 异步二进制计数器,1. 电路构成与工作

15、原理,JK 触发器构成的异步二进制加法计数器,0001,0010,异步二进制计数器工作原理,1111,0000,输入第“1”个计数脉冲时，计数器输出为“0001”；输入第“2”个计数脉冲时，计数器输出为“0010”。,输入第“15”个脉冲时，输出“1111”，当输入第“16”个脉冲时，输出返回初态“0000”，且 Q3 端输出进位信号下降沿。因此，该电路构成 4 位二进制加法计数器。,依次输入脉冲时，计数状态按 4 位二进制数递增规律变化。, 工作原理, 4 位二进制加法计数器态序表,用 D 触发器可构成异步二进制计数器吗？ 如何连接？, D 触发器构成的异步二进制加法计数器,其工作原理与前述

16、 JK 触发器所构成的二进制计数器的相同。,与 JK 触发器一样，D 触发器也被接成计数触发器。,下面总结一下用不同种类触发器构成异步二进制计数器的方法。,异步二进制计数器的构成方法,2. 异步二进制计数器的构成方法,将触发器接成计数触发器，然后级联，将计数脉冲 CP 从最低位时钟端输入，其他各位时钟端接法如下表：,计数器为什么能用作分频器？ 怎么用？,模 M 计数器也是一个 M 分频器， M 分频 器的输出信号即为计数器最高位的输出信号。,4 位二进制加法计数器工作波形,3. 计数器用作分频器,异步十进制计数器与异步二进制计数器的计数规律有何不同？ 它们的构成方法有何不同？,1. 十进制计数

17、器与 4 位二进制计数器的比较,8421BCD 码十进制计数器的设计思想：,在 4 位二进制计数器基础上引入反馈，强迫 电路在计至状态 1001 后就能返回初始状态 0000， 从而利用状态 0000 1001 实现十进制计数。,(二) 异步十进制计数器,链接,请按此处跳过刚才已看内容,返回,从高位到低位依次为 Q3、Q2、Q1、 Q0,构成 8421BCD 码异步十进制计数器,利用异步置 0 功能获得 N 进制计数器的方法：,写出加反馈置 0 信号时所对应的计数器状态，即 写出 SN 对应的二进制代码。,写出反馈置 0 函数，即根据 SN 和置 0 端的有效电平 写置 0 输入信号的表达式。

18、,3. 画连线图：注意反馈置 0 函数的连线方法。,同步与异步计数器的根本区别是时钟控制方式不同，导致电路构成也不同。,同步计数器与异步计数器有何不同？,1. 同步与异步二进制加法计数器比较,(一) 同步二进制计数器,三、同步计数器,同步计数器为什么要那样构成呢？ 通过分析同步二进制加法计数规律就可明白。,因此，应将触发器接成 T 触发器；并接成 T0 = 1， T1 = Q0n ， T2 = Q1n Q0n ， T3 = Q2n Q1n Q0n 。即：最低位触发器 T 输入为 1，其他触发器 T 输入为其低位输出的“与”信号。这样，各触发器当其低位输出信号均为 1 时，来一个时钟就翻转一次，

19、否则状态不变。,根据态序表分析同步二进制加法计数规律,Q0来一个时钟就翻转一次。,同步二进制加法计数器,2. 同步二进制加法计数器电路与工作原理,同步二进制减法计数器,3. 同步二进制减法计数器,CT74LS161和CT74LS163,4. 集成同步二进制计数器 CT74LS161 和 CT74LS163,实 物 图 片,CT74LS161的功能表,CT74LS161 与 CT74LS163 的差别是：“161”为异步置 0，“163”为同步置 0 。其他功能及管脚完全相同。,为什么？请看举例说明。,用同步和异步置 0 功能构成 N进制计数器的方法一样吗？,(二) 利用同步置 0 功能构成 N

20、 进制计数器,同步和异步置 0 功能构成 N 进制计数器的方法比较,例 试利用 CT74LS161 和 CT74LS163 的置 0 功能 构成六进制计数器。,“161”为异步置 0，即只要置 0 端出现有效电平，计数器立刻置零。因此，应在输入第 6 个 CP 脉冲 后，用 S6 = 0110 作为控制信号去控制电路，产生置零信号加到异步置 0 端，使计数器立即置 0。,“163”为同步置 0，即置 0 端出现有效电平时，计数器不能立刻置 0，只是为置 0作好了准备，需要再输入一个 CP 脉冲 ，才能置 0。因此，应在输入第(6 -1)个 CP 脉冲 后，用 S6-1 = 0101 作为控制信

21、号去控制电路，产生置 0 信号加到异步置零端。当输入第 6 个 CP 脉冲时，计数器置 0。, 画连线图,计数输入, 写出 S6 的二进制代码,S6 = 0110, 写出反馈置 0 函数,1,(2) 用同步置 0 的 CT74LS163 构成六进制计数器,和同步与异步二进制计数器的异同 一样，同步与异步十进制计数器的功能 和工作波形相同，但时钟控制方式及电 路构成不同。,( 四 ) 同步十进制计数器,(四) 同步十进制计数器,1. CT74LS160 和 CT74LS162,1. 集成同步十进制计数器 CT74LS160 和 CT74LS162,正如“161”与“163”一样，“160”与“1

22、62”的差别是：“160”为异步置 0，“162”为同步置 0 ；“160”与“162”的管脚以及其他功能完全相同。,进位输出 CO 在输入第 9 个脉冲时为高电平，在输入第 10 个脉冲时输出下降沿。,CT74LS160(162)与 CT74LS161(163)有何不同？,十进制计数器 CT74LS160(162)与二进制计数器 74LS161(163) 比较, 逻辑符号形式一样。, 输入端用法一样。, “160(162)”输出 1 位 8421BCD 码； “161(163)”输出 4 位二进制数。,2.集成十进制计数器应用举例,例 试用 CT74LS160 构成七进制计数器。,2. 集成

23、十进制计数器应用举例,方法之二：利用同步置数功能实现。,讨论,(1)用 CT74LS162 如何实现七进制计数器？,(2)用 CT74LS160 可以实现十二进制计数器吗？,(3)用 CT74LS161 能否实现十二进制计数器？,讨论,讨论总结,讨论总结,(1) 利用置 0 功能构成 N 进制 计数器时，需注意 CT74LS160(161)为异步置 0， CT74LS162(163)为同步置 0，因此确定反馈函数的计数状态不同 。,(2)利用反馈置 0 或反馈置数法只能实现模 N 小于 计数器模 M 的 N 进制计数器。,(3)CT74LS160(162)输出的是 8421BCD 码， 其最大

24、模为 10。CT74LS161(163)输出的 是4 位二进制码，其最大模为 16。,四、利用计数器的级联构成大容量 N 进制计数器,反馈置 0 法和反馈置数只能实现模 N 小于集成计数器模 M 的 N 进制计数器；将模 M1、M2、Mm 的计数器串接起来 (称为计数器的级联) ，可获得模 N = M1 M2 Mm 的大容量 N 进制计数器。,两片 “290” 接成 十进制加法计数器后级联，计数脉冲从个位片 CP0 端输入。,例 1 由两片 CT74LS290 级联组成 100 进制异步加法计数器。,当输入第 1 9 个脉冲时，个位片计数；十位片的 CP0 未出现脉冲下降沿，因而保持计数“0”

25、状态不变；,当输入第 10 个脉冲时，个位片返回计数 “0”状态，其 Q3 输出一个下降沿使十位片计数 “1”，因此输出读数为 Q3Q2Q1Q0 Q3 Q2 Q1 Q0 = 00010000，即计数 “10”。,当输入第 11 19 个脉冲时，仍由个位片计数，而十位片保持 “1”不变，即计数为“11 19”；当输入第 20 个脉冲时，个位片返回计数“0”状态，其 Q3 输出一个下降沿使十位片计数“2”，即计数为“20”。,依此类推。,综上所述，该电路构成 100 进制异步加法计数器。,28 = 256,例 3 两片CT74LS161 构成 8 位二进制(256 进制)同步计数器。,当计至“15

26、”时，CO低 = 1，允许高位片计数，这样，第 16 个脉冲来时，低位片返回 “0”，而高位片计数一次。,在低位片计至 “15” 之前，CO低 = 0，禁止高位片计数；,每逢 16 的整数倍个脉冲来时，低位片均返回“0”，而 高位片计数一次。因此，实现了 8 位二进制加法计数。,讨论,讨论总结,讨论总结,(1)两个十进制计数器级联构成 100 进制计数器。从高位 Q3 Q2 Q1 Q0 读出的是十位数，而从低位 Q3 Q2 Q1 Q0 读出 的是个位数。,(2)两个 4 位二进制计数器级联则构成 8 位二进制计数器， 即 256 进制计数器。从高位 Q3 Q2 Q1 Q0 读出的是高 4 位 二进制数，而从低位 Q3 Q2 Q1 Q0 读出的是低 4 位二进制 数。,(3)例 1 为异步 100 进制计数器，而上图中将“161” 换成“160”后则构成同步 100 进制计数器。,