第18章ppt课件.ppt

《第18章ppt课件.ppt》由会员分享，可在线阅读，更多相关《第18章ppt课件.ppt（61页珍藏版）》请在三一文库上搜索。

1、18.1 可编程逻辑器件概述 18.2 可编程只读存储器（PROM） 18.3 可编程逻辑阵列PLA 18.4 可编程陣列逻辑PAL 18.5 通用阵列逻辑GAL 本章小结,18.1 可编程逻辑器件概述,可编程逻辑器件简称为PLD，其逻辑功能是由用户通过对器件编程来设定的。 目前生产和使用的PLD产品主要有现场可编程逻辑阵列FPLA、通用阵列逻辑GAL、可擦除的可编程逻辑器件EPLD、现场可编程门阵列FPGA等几种类型。 用于PLD编程的开发系统由硬件和软件两部分组成。硬件部分包括计算机和专门的编程器，软件部分有各种编程软件。,18.1.1连接方式 PLD电路由与门和或门阵列两种基本的门阵列组

2、成。图18.1是一个基本的PLD结构图。,(a)基本的PLD结构图 (b)PLD连接方式 图18.1 PLD表示法,从图中可以看出，门阵列交叉点上的连接方式共 有三种情况： （1）固定连接：固定连接是不可以通过编程改变 的连接点。 （2）可编程“接通”单元：它依靠用户编程来实 现“接通”连接。 （3）可编程“断开”单元：编程实现断开状态。 这种单元又称为被编程擦除单元。,18.1.2基本门电路的PLD表示法 PLD的输入缓冲器真值表列于表18.1中。,表18.1 PLD输入缓冲器真值表,一个4输入端与门的PLD表示法如图18.2(a)所 示。图中L1=ABCD，通常把A、B、C、D称为输入项，

3、L1称为乘积项（或简称积项）；4输入端或门如图18.2 (b)所示，其中L2A十BCD。,图18.2 PLD表示法的图形符号,PLD表示的与门阵列如图18.3所示。,图18.3 PLD表示的与门阵列,L1 输入项 A、 、B、 被编程接通 L2=1 与门的所有输入项均不接通，保 持“悬浮”的1状态 L3= 输入项 固定连接,图18.3中与门G1对应的所有输入项被编程接通， 输出项恒等于0，这种状态为与门编程的默认状态， 如图18.4所示。,图18.4 与门的默认状态,思考题 试用PLD表示法表示出逻辑关系L= 试用PLD表示法表示出逻辑关系L= PLD用哪两个门阵列构成?,返回,18.2 可編

4、程只读存儲器（PROM）,18.2.1 PROM的结构及原理 PROM的总体结构由存储矩阵、地址译码器和输出 电路组成。不过在出厂时已经在存储矩阵的所有交叉 点上全部制作了存储元件，即相当于在所有存储单元 中存入了1。 图18.5是熔丝型PROM存储单元的原理图。,图18.5 熔丝型PROM的存储单元,它由一只三极管和串在发射极的快速熔断丝组成。三极管的be结相当于接在字线与位线之间的二极管，熔丝用很细的低熔点合金丝或多晶硅导线制成。在写入数据时只要设法将需要存入0的那些存储单元上的熔丝烧断就行了。 图18.6是一个168位PROM的结构原理图。,图18.6 PROM的结构原理图,编程时首先对

5、应输入地址代码，找出要写入“0” 的单元地址。然后使VCC和选中的字线提高到编程所要求的高电平，同时在编程单元的位线上加入编程脉冲（幅度约20V，持续时间约十几微秒）。这时写入放大器AW的输出为低电平，低内阻状态，有较大的脉冲电流流过熔丝，将其熔断。正常工作的读出放大器AR输出的高电平不足以使DZ导通，则AW不工作。 可见，PROM的内容一经写入以后，就不可能修 改了，所以它只能写入一次。,18.2.2 可擦除的可编程只读存储器（EPROM） EPROM是用紫外线照射进行擦除的。 EPROM与前面已经讲过的PROM在总体结构形式上 没有多大区别，只是采用了不同的存储单元。 EPROM的存储单元

6、使用了浮栅雪崩注入MOS管及 叠栅注入MOS管。 1.浮栅注入MOS管(FAMOS) 它的结构示意图和符号如图18.7所示。,图18.7 FAMOS管的结构和符号,FAMOS管本身是一个P沟道增强型的MOS管，但栅极“浮置”于SiO2层内，与其他部分均不相连，处 于完全绝缘的状态。,如果在它的漏极和源极之间加上比正常工作电 压高得多的负电压（通常为45V左右），则可使漏 极与衬底之间的PN结产生雪崩击穿，耗尽区里的电 子在强电场作用下以很高的速度从漏极的P区向外 射出，其中速度最快的一部分电子穿过SiO2层而到 达浮置栅，被浮置栅俘获而形成栅极存储电荷。这 个过程就叫做雪崩注入。,漏极和源极间

7、的高电压去掉以后，由于注入到 栅极上的电荷没有放电通路，所以能长久保存下来。在1250C的环境温度下，70%以上的电荷能保存10 年以上。 在栅极获得足够的电荷以后，漏源间便形 成导电沟道，使FAMOS管导通。,如果用紫外线或X射线照射FAMOS管的栅极氧化 层，则SiO2层中将产生电子空穴对，为浮置栅 上的电荷提供泄放通道，使之放电。待栅极上的电 荷消失以后，导电沟道也随之消失，FAMOS管恢复 为截止状态。这个过程称为擦除。擦除时间约需20 30分钟。 用FAMOS管作存储单元时，还要用一只普通的P 沟道MOS管V2与之串联，如图18.8所示。,图18.8 用FAMOS管的存储单元,这只普

8、通MOS管的栅极受字线控制。产品在出厂 时所有的FAMOS管都处于截止状态。 在进行写入操作时，首先输人选好的地址，使 需要写入数据的那些单元所在字线为低电平。 然后，在应该写入1的那些位线上加入负脉冲， 使被选中的单元内FAMOS管发生雪崩击穿，存储单元 记入1。,在读出数据时，只需输入指定的地址代码，相 应的字线便给出低电平。这根字线所接的一行存储 单元中栅极已注入电荷的 FAMOS管导通，使所接的 位线变成高电平，读出1； 栅极未注入电荷的FAMOS管截止，所连接的位线 为低电平，读出0。,2.叠栅注入MOS管（SIMOS管） 图18.9是SIMOS管的结构原理图和符号。它是一 个N沟道

9、增强型的MOS管，有两个重叠的栅极控 制栅Gc和浮置栅Gf控制栅Gc用于控制读出和写入，浮 置栅Gf用于长期保存注入电荷。,图18.9 SIMOS管的结构和符号,图18.10 使用SIMOS管的2561位EPROM,写入数据时漏极和控制栅极的控制电路没有画 出。这是一个256l位的EPROM，256个存储单元排 列成16l6矩阵。输入地址的高4位加到行地址译码 器上，从16行存储单元中选出要读的一行。输入地 址的低4位加到列地址译码器上，再从选中的一行存 储单元中选出要读的一位。如果这时 =0，则这一 位数据便出现在输出端上。 采用SIMOS管的EPROM同样能用紫外线擦除，然 后重新写入新的

10、数据。,思考题 PROM有什么缺点？EPROM如何克服PROM的缺点的？ 什么叫做FAMOS管的雪崩注入过程？,返回,18.3 可编程逻辑阵列PLA 可编程逻辑阵列主要由三部分组成，如图18.11 (a)所示。图18.11(b)示出一个PLA的基本内部组成， 它有三个输入项，三个输出端，提供六个（而不是23个）积项。,图18.11 PLA的基本结构,PLA可用来实现逻辑函数和码制转换，也可用来 存储微程序指令。例如，给出三个逻辑函数如下：,这三个逻辑函数共包含了7个积项（请注意不全 是最小项），但独立的只有5个，因此用图18.11(b)的PLA可以实现，编程后的电路连接见图18.11(c)。,

11、图18.11( c) PLA的内部组成（编程后）,编程的方式有两种。一种方式是由制造商根据 用户提供的真值表完成，这种PLA称为掩模PLA。另一 种方式是由用户自己进行编程，这种PLA称为现场PLA。 为了方便用户选用，同时也为了降低成本，FPLA 被预制成系列化的定型产品，并且用输入项数（即输 入变量数）、与阵列输出端数（即可产生的积项数）、 或阵列输出端数（即输出变量数）三者的乘积表示其 规格。图18.12示出了一个16488的FPLA,它有16个 输入，48个积项，8个输出。,图18.12 一个16488 PLA,思考题 与PROM相比，PLA有什么特点？ PLA有哪两种编程方式？,返回

12、,18.4 可编程阵列逻辑PAL PAL器件由可编程的与逻辑阵列、固定的或逻辑阵 列和输出电路三部分组成。通过对与逻辑阵列编程可 以获得不同形式的组合逻辑函数。 图18.13所示电路是PAL器件当中最简单一种电路 结构形式，它仅包含一个可编程的与逻辑阵列和一个 固定的或逻辑阵列。,图18.13 PAL器件的基本电路结构,图18.14是经过编程后的一个PAL器件的结构图。,图18.14 编程后的PAL电路,它所产生的逻辑函数为：,根据PAL器件输出电路结构和反馈方式的不同， 可将它们大致分成以下几种类型： 1.专用输出结构的PAL。 2.可编程输入 / 输出结构的PAL。 3.寄存器输出结构的P

13、AL。 4.异或输出结构的PAL。 5.运算选通反馈结构的PAL。,思考题 PAL在结构上有哪三部分组成？ 根据PAL器件输出电路结构和反馈方式的不 同，可分成哪几种类型？,返回,18.5 通用阵列逻辑 GAL器件具有可擦除、可重新编辑和可重新配置其 结构等功能。 18.5.1 GAL的基本结构 GAL16V8的逻辑结构如图18.15所示。,图18.15 GAL16V8的逻辑结构图,它由五部分组成： (1)八个输入缓冲器（引脚29作固定输入）； (2)八个输出缓冲器（引脚1219作为输出缓冲器的输出）； (3)八个输出逻辑宏单元（OLMC12 19，或门阵列包含在其中）； (4)可编程与门阵列

14、（由88个与门构成，形成64个乘积项，每个与门有32个输入端）； (5)八个输出反馈输入缓冲器（中间一列8个缓冲器）。,除以上5个组成部分外，该器件还有1个系统时 钟CK的输入端（引脚1），一个输出三态控制端OE （引脚11），一个电源V端和一个接地端（引脚 20和引脚10，图中未画出。通常VCC5V）。,18.5.2 输出逻辑宏单元（OLMC） GAL的每一个输出端都对应一个输出逻辑宏单元 OLMC，它的逻辑结构示于图18.16。,图18.16输出逻辑宏单元OLMC(注: 图中表示E2CMOS编程单元),它主要由4部分组成： (1) 或阵列：是一个八输入或阵列，构成了GAL或 门阵列； (2

15、) 异或门：异或门用于控制输出信号的极性，八 输入或门的输出与结构控制字中的控制位XOR（n）异 或后，输出到D触发器的D端。 (3) 正边沿触发的D触发器：,(4)4个数据多路开关（数据选择器MUX）： 乘积项数据选择器PTMUX：用于控制来自与阵 列的第一乘积项。 三态数据选择器TSMUX：用于选择输出三态缓 冲器的选通信号。 反馈数据选择器FMUX：用于决定反馈信号的 来源。 输出数据选择器OMUX：用于控制输出信号是 否锁存。,18.5.3 结构控制字 GAL16V8的各种配置是由结构控制字来控制的。 结构控制字如图18.17所示。图中XOR（n）和AC1(n) 字段下面的数字分别表示

16、它们控制该器件中各个OLMC 的输出引脚号。,图18.17 GAL16V8的结构控制字,结构控制字各位功能如下： （1）同步位SYN 该位用以确定GAL器件具有组合型输出能力还是 寄存器型输出能力。 （2）结构控制位AC0 这1位对于八个OLMC是公共的，它与各个OLMC （n）各自的AC1（n）配合，控制OLMC（n）中的各个 多路开关。,（3）结构控制位AC1 （4）极性控制位XOR（n） 通过OLMC中间的异或门，控制逻辑操作结果的输 出极性。 （5）乘积项（PT）禁止位 共有64位，分别控制逻辑图中与门阵列的64个乘 积项（PT0PT63），以便屏蔽某些不用的乘积项。 通过对结构控制字

17、的编程，便可控制GAL的工作 方式。,18.5.4 GAL的工作模式 表18.4给出了GAL16V8的简单型工作模式。处于 这种模式时，该器件有多条输入和输出线，没有任 何反馈通路。15和16脚仅仅作为输出端，1214和 1719脚既能作为输入端也能作为输出端，其输出 逻辑表达式最多有八个乘积项。,表18.4 GAL16V8的简单型工作模式,表18.5给出了GAL16V8的复杂型工作模式。处于 该模式时，它有多条输入和输出线，输出12和19脚 不存在任何反馈通路，输出1318脚和与门阵列之 间有一条反馈通路。其输出逻辑表达式最多有7个乘 积项，另一个乘积项用于输出使能控制。,表18.5 GAL

18、16V8的复杂型工作模式,表18.6给出了GAL16V8的寄存器型工作模式。,表18.6 GALI6V8的寄存器型工作模式,思考题 PAL在编程方面有什么缺点？GAL是如何克服其缺点的？ PAL和GAL实现组合逻辑函数的基本原理是什么？,返回,本 章 小 结 目前，可编程逻辑器件（PLD）的使用越来越广 泛，用户可以自行设计该类器件的逻辑功能。它们 具有集成度高、可靠性高、处理速度快和保密性好 等特点。 PROM是一种比较简单的可编程逻辑器件， 而PAL和GAL是两种典型的可编程逻辑器件，其电路 结构的核心都是与一或阵列。而GAL器件的输出部分 增加了输出逻辑宏单元OLMC，因此比PAL具有更强的 功能和灵活性。,返回,本 章 完,