第9章 淀积aa制是安定.ppt

《第9章 淀积aa制是安定.ppt》由会员分享，可在线阅读，更多相关《第9章 淀积aa制是安定.ppt（113页珍藏版）》请在三一文库上搜索。

1、第九章 薄膜淀积,9.1 薄膜淀积,所谓薄膜，是指在衬底上生长的薄的固体物质，其某一维的尺寸（通常是厚度）远远小于另外两维上的尺寸。 这些膜很薄，以致它们的电学和机械学特性完全不同于同种材料的更厚的膜。 在制造工艺中，多种不同类型的膜淀积到硅片上。在某些情况下，这些膜成为器件结构中的一个完整部分，另外一些膜则充当了工艺过程中的牺牲层，并且在后续的工艺中被去掉。,半导体制造中的薄膜淀积是指任何在硅片衬底上通过化学或者物理方法淀积一层膜的工艺。 这层膜可以是导体、绝缘物质或者半导体材料。 淀积膜的材质有二氧化硅（SiO2）、氮化硅（Si3N4）、多晶硅或金属，比如铜和难熔金属（如钨），以及金属化合

2、物（如TiN）等。 这类薄膜在半导体制造工艺中广泛用于介质绝缘层，阻挡保护层，栅极，金属互连层，种子层，扩散阻挡层等。,淀积的氮化硅作为阻挡保护层,Si3N4,淀积刻蚀制备多晶硅栅,多晶硅栅,W,Al,SiO2,Ti,互连工艺中各类淀积的薄膜,9.1.2 薄膜特性,在硅片加工中可以接受的膜必须具备需要的膜特性。为了满足器件性能的要求，可以接受的膜一般应具有如下特性：,1）好的台阶覆盖能力 2）填充高的深宽比间隙的能力 3）好的厚度均匀性 4）高纯度和高密度 5） 受控制的化学剂量 6） 高度的结构完整性和低的膜应力 7） 好的电学特性 8） 对衬底材料或下层膜好的粘附性,（1）膜对台阶的覆盖,

3、图形制作在硅片表面生成三维的拓扑形状，这就形成了硅片表面的台阶和沟槽。如果淀积的膜在台阶上过度的变薄，就容易导致过高的膜应力，电短路或者在器件中产生步希望的诱生电荷。 膜应力要尽可能的小，因为应力会导致衬底发生凸起或凹陷的变形。 所有的淀积技术都会在膜中产生应力,膜对台阶的覆盖,（2）高的深宽比间隙,深宽比用来描述硅片上图形间隙的形貌，深宽比定义为间隙的深度和宽度的比值。 对于亚0.25um尺寸的器件工艺，填充硅片表面上很小的间隙和孔的能力就成为最重要的薄膜工艺特性，例如穿过层间介质(ILD)的通孔（Via），以及浅槽隔离(STI)的槽。 高深宽比典型值大于3:1。高深宽比的间隙使得难于淀积形

4、成厚度均匀的膜，并且容易产生夹断（pinch-off）和空洞。,高深宽比的间隙,膜淀积的深宽比,（3） 厚度均匀性,薄膜要求具有均匀的厚度。因为材料的电阻会随薄膜厚度的变化而变化，同时，膜层越薄，缺陷就越多，如针孔等，这会导致膜本身的机械强度降低。 不均匀的薄膜在光刻中的影响也很大，导致侧壁倾斜，粗糙和曝光不均匀等。 对于薄膜工艺，通常需要有良好的表面平坦度来尽可能减少台阶和缝隙。,高纯度的膜意味着膜中没有那些会影响到膜质量的化学元素或原子。要避免沾污物（如可动离子沾污）和颗粒。 膜密度也是膜质量的重要指标，它显示了膜层中针孔和空洞的多少。与无孔膜相比，一个多孔的膜的密度会更低，在一些情况下折

5、射率也更小。,（4）膜的纯度和密度,（5）化学剂量分析,理想的膜要具有均匀的组成成分。在化学反应中随着化学物质的变化，化学剂量分析可以描述反应停止或者平衡后反应物和生成物量的变化。 淀积工艺的目标之一是要在反应中有合适数量的分子，以便使淀积得到的膜的组分接近于化学反应方程式中对应的组分比例。 组分比列对膜的化学物理性质以及机械性能的影响很大。,（6）膜的结构,在淀积工艺中，淀积物趋向聚集并生成晶粒。如果膜层中晶粒大小变化，膜的电学和机械学特性就会发生变化，这将影响膜的长期可靠性。如：电迁移。 膜生长中会产生不希望的应力使得硅片衬底变形，导致膜开裂，分层或者空洞的形成。如，氮化硅薄膜中混入氢杂质

6、会导致压缩应力。,（7）膜的粘附性,薄膜对衬底材料或下层膜材料都要有好的粘附性，以避免薄膜分层和开裂。 开裂的膜会导致膜表面粗糙，杂质也可以穿过膜。对于起隔离作用的膜，开裂会导致电短路或者漏电流。 薄膜表面的粘附性由表面洁净程度，薄膜能与之合金的材料类型等决定。,9.1.2 薄膜生长 淀积膜的过程有三个不同的阶段。 第一步是晶核形成，成束的稳定小晶核形成，这一步发生在起初少量原子或分子反应物结合起来，形成附着在硅片表面的分离的小膜层的时候。晶核直接形成于硅片表面，是薄膜进一步生长的基础。,第二步聚集成束，也称为岛生长。这些随机方向的岛束依照表面的迁移率和束密度来生长。岛束不断生长，直到第三步即

7、形成连续的膜，这些岛束汇集合并形成固态的薄层并延伸铺满衬底表面。,薄膜生长的步骤,9.1.3 膜淀积技术 在硅片衬底上淀积薄膜有多种技术。其中主要的淀积方法可分为化学工艺和物理工艺。见表9.1。本章主要介绍用化学气相淀积（CVD）、外延和旋涂绝缘介质（SOD）方法来淀积绝缘薄膜。,不同淀积方法的应用,CVD通常用来淀积介质或金属膜。 旋涂绝缘介质应用液态介质膜，SOG是一种传统的局部平坦化方法。 电镀技术在传统硅片制造工艺中甚少使用，但是在铜互连工艺中有希望大规模使用。 溅射常用来淀积金属膜及种子层。 蒸发是制备金属膜的传统方法，在被淘汰后，在lift-off工艺中有所应用。,9.2 化学气相

8、淀积,化学气相淀积（Chemical Vapor Deposition）是把含有构成薄膜元素的一种或几种化合物的单质气体供给反应腔，利用加热、等离子体、紫外光乃至激光等能源，借助气相作用或在基片表面的化学反应(热分解或化学合成)生成需要的薄膜。,化学气相淀积的基本性质,工艺过程中发生化学反应。 膜中所有的材料物质都源于外部的源。 工艺中的反应物均以气相的形式参加反应。,9.2.1 CVD的化学过程 CVD过程有5种基本的化学反应 : 1高温分解 2光分解 3还原反应 4氧化反应 5氧化还原反应,9.2.2 CVD反应 化学气相淀积工艺反应发生在硅片表面或者非常接近表面的区域，这是一种异类反应（

9、也叫表面催化）。某些反应会在硅片表面的上方较高区域发生，这称为同类反应。同类反应是要避免的，因为反应生成物会形成束状物，这会导致反应物粘附性差、低密度和高缺陷。在CVD工艺中，需要异类反应来生成高质量的膜。,一CVD反应步骤 基本的化学气相淀积反应包含8个主要步骤见图9.4。 1气体传输至淀积区域； 2膜先驱物的形成； 3膜先驱物附着在硅片表面；,4膜先驱物粘附； 5膜先驱物扩散； 6表面反应； 7副产物从表面移除； 8副产物从反应腔移除。,CVD传输和反应步骤图,二速度限制阶段 整个淀积的速率取决于8个过程中最慢的一步，即扩散速率或沉积速率（表面反应速率）,扩散速率沉积速率： 即扩散速率不足

10、以提供足量的反应气体供表面沉积反应的进行，此时的机制为扩散限制（diffusion limited）的或质量传输限制（mass transfer limited），通常发生于高温的时候。,扩散速率沉积速率 通过扩散到达表面的气体量很大，表面反应来不及消化扩散进入的反应物，此时的机制即为表面反应限制（surface reaction limited）的；通常发生于低温时。,三CVD气流动力学 所谓气体流动，指的是反应气体输送到硅片表面的反应区域（见图9.5）。CVD气体流动的主要因素包括，反应气体从主气体流中到硅片表面的输送以及在表面的化学反应速度。,在CVD中的气流,在硅片表面的很小区域里，由

11、于摩擦力的作用，气体流动为零或者接近零，这导致产生了一个气体流动边界层，距离表面越远气流速率越大，在足够远处气体达到了某一平均气流速度。如果边界层范围很窄，那么在接近硅片表面区域可认为边界层是不动的，也称为停滞层（参看图9.6）。,在硅片表面的气流,四CVD反应中的压力 如果CVD发生在低压下，反应气体通过边界层到达表面的扩散作用会显著增加。这会增加反应物到衬底的输运（也会加强从衬底移除反应副产物的作用）。在CVD反应中低压的作用就是使反应物更快地到达衬底表面。这种情况下，表面反应速率成为限制的步骤，即在较低压下CVD工艺是反应速度限制的。这意味着在反应腔中硅片可以间隔很近地纵向叠堆起来，因为

12、反应物从主气流到硅片的输运并不影响整步工艺。,五CVD过程中的掺杂 CVD淀积过程中，在SiO2中掺入杂质对硅片加工来说很重要。 例如，在淀积SiO2的过程中，反应气体中加入PH3后，会形成磷硅玻璃（由P2O5和SiO2的混合物共同组成）。称为PSG。 而用乙硼烷（B2H6）替代磷烷（PH3），就可得到硼硅玻璃（BSG）。在SiO2中掺入氟，就得到了氟硅玻璃（FSG）。 它作为第一代低k值淀积材料被用在0.18m器件上。,六氧化硅掺杂和硅掺杂 需要指出氧化硅掺杂不同于硅掺杂。对硅掺杂，在一个单晶向结构中，在杂质和硅原子之间会发生释放电子或者接受电子。淀积的氧化硅是一种无定型的晶体结构，杂质不接

13、受或者释放电子。杂质可以调整SiO2的物理特性，例如限制可动离子的能力。,9.3 CVD淀积系统,各种CVD装置都包括以下主要部分： 1）反应气体输入部分； 2）反应室； 3）反应激活能源供应部分； 4）气体排出部分。,CVD装置原理图,化学气相淀积设备,各种反应室（反应腔示意图）,9.3.1 APCVD APCVD发生在质量输运限制区域。在任何给定时间，在硅片表面不可能有足够的气体分子供发生反应。由于反应在常压下进行，反应器设计能够相对简单并允许高的淀积速度。图9.7是两种不同类型的连续工艺APCVD系统。,连续加工的APCVD反应炉,连续工艺APCVD系统有高的设备产量、优良的均匀性以及制

14、造大直径硅片的能力。APCVD最经常的应用是淀积SiO2和掺杂的氧化硅。传统上这些膜通常作为层间介质、保护性覆盖物或者表面平坦化。,APCVD的问题是：高的气体消耗，并且需要经常清洁反应腔。由于膜也会淀积到传送装置上，因而传送带装置也需要洁净处理（可以是原位洁净，或是在使用中洁净）。APCVD淀积的膜通常台阶覆盖能力差。,9.3.2 LPCVD LPCVD的反应腔通常是反应速度限制的。在这种减压条件下，增加反应气体分子扩散以便到达硅片的气体质量传输不再限制反应的速度。只要严格控制温度，就可以在大量硅片表面淀积均匀的膜。,LPCVD的应用有：SiO2(做层间介质、浅槽隔离的填充物和侧墙等)；氮化

15、硅（做钝化保护层或掩膜材料）；多晶硅（做栅电极或电阻）；氧化氮化硅（兼有氧化硅和氮化硅的优点，改善了热稳定性、抗断裂能力、降低膜应力）。,LPCVD反应腔,LPCVD水平式炉管和垂直式炉管,9.3.3 等离子体辅助CVD 等离子体辅助CVD包括等离子体增强CVD（PECVD）和高密度等离子体CVD（HDPCVD）。在CVD过程中使用等离子体的好处是：, 更低的工艺温度（250450） 对高的深宽比间隙有好的填充能力（用HDPCVD） 淀积的膜对硅片有优良的粘附能力 高的淀积速率 少的针孔和空洞，因而有高的膜密度 工艺温度低，因而应用范围广,等离子CVD,膜的形成：在真空腔中施加射频功率使气体分

16、子分解，就会发生等离子体增强CVD并淀积成膜。 通过等离子CVD淀积的膜通常不具备化学定量分析特点。 PECVD的压强跟LPCVD可比拟，但是反应温度远低于LPCVD。 PECVD是典型的冷壁等离子体反应，因而产生的颗粒更少。,PECVD应用,PECVD二氧化硅 SiH42N2OSiO22N22H2 PECVD氮化硅 SiH4NH3SixNyHzH2 SiH4N2SixNyHzH2 PECVD氮氧化硅 用N2O和Si3N4反应,高密度等离子体CVD,高的等离子体密度和偏置给高能离子带来的定向使得HPCVD淀积的薄膜可以填充高深宽比的间隙。 HDPCVD具有同步淀积和刻蚀的作用，使得高深宽比的间

17、隙可以良好填充并且没有空洞形成。,高密度等离子体淀积腔,淀积刻蚀淀积工艺,9.4 介质及其性能,9.4.1 介电常数 非导电材料的介电常数是指材料在电场影响下存储电势能的有效性，也就是代表隔离材料作为电容的能力。最低的k值为1，代表空气。高k介质可以存储更多的电能。低k介质可以降低寄生电容，减少信号延迟。,一低k介电常数 掺杂SiO2通常是最普通的层间介质。减小绝缘介质的k值，可以减少相邻导线间的电耦合损失，从而提高金属导线的传导速率。 对于金属线间隔很近的小尺寸器件，随着线宽减小，导体和介质的电耦合效应会增加，用低k值材料可以补偿这一点。,线电容C正比与绝缘介质材料的k值。低k值的绝缘介质可

18、以减小芯片总的互连电容，减小RC信号延迟，提高芯片性能，降低功耗。,互连延迟（RC）与特征尺寸的关系 (m),ULSI互连中具有应用潜力的低K值ILD材料,【例题】,1. 估算两条平行铝导线的本征RC。导线的横截面积为0.50.5um,长为1mm，它们被介电常数k=2.7的聚酰亚胺电介质所隔开，其厚度为0.5um。已知铝的电阻率为2.7u.cm。,低K绝缘介质的要求,电学 机械学 热学 化学 工艺 金属化,Intel 8层互连工艺,二高k介电常数 现在对高k介电常数材料也研究的非常多。这主要是为了在DRAM存储器中的应用以及最终取代超薄栅氧。 DRAM存储单元的设计采用了复杂的叠层电容结构，如

19、果用高k介电常数材料替代传统的SiO2/SiNx结构，就可获得更简单的叠层结构而降低制作成本。在小于0.1微米的器件中，栅氧的厚度只有几个埃或十几个埃，隧穿电流会成为一个严重的问题，这需要有新的高k栅介质材料。,可用于替代的高K材料,【例题】,2.【书P142】：一个DRAM电容器具有下列参数：C=40fF，A=1.28m2，SiO2的k=3.9。如果用Ta2O5取代SiO2，厚度不变，那么电容器的等效面积变为多少？,9.4.2 器件隔离 MOS器件制造中的器件隔离技术为硅片上的器件提供了电学隔离。隔离技术用来减少或消除在MOS平面制造中的寄生场效应晶体管。,一. 局部氧化（LOCOS） 对于

20、特征尺寸为0.35m以及更大的器件，传统上采用硅的局部氧化技术来隔离。该技术采用图形化的Si3N4岛来定义氧生长的区域。限制LOCOS隔离在特征尺寸小于或等于0.25m工艺中应用的主要因素是硅氧化过程中氧的侧向生长，即产生鸟嘴效应，侧向生长为最小面积和可获得的表面形貌增加了天然的限制。,CMOS,LOCOS Isolation,Grow Thin Oxide,Deposit Nitride,Deposit Resist,UV Exposure,Develop Resist,Etch Nitride,Remove Resist,CMOS,LOCOS Isolation,Deposit Resis

21、t,UV Exposure,Develop Resist,Field Implant B,Remove Resist,Grow Field Oxide,Remove Nitride,Remove Oxide,鸟嘴效应SEM剖面图,二. 浅槽隔离（STI） 在0.25m和以下的工艺中，浅槽隔离技术被广泛应用。STI取代LOCOS的原因有如下几点： 1）更有效的器件隔离的需要。 2）对晶体管隔离而言，表面积显著减小； 3）超强的闩锁保护能力； 4）对沟道没有侵蚀； 5）与CMP的兼容。,二.浅槽隔离工艺 * 槽刻蚀 1长隔离氧化层,2. 氮化硅淀积 Si3N4,3.第三层掩膜(光刻3) “浅槽隔离

22、”,4. STI槽刻蚀 在外延层上选择刻蚀开隔离区,去光刻胶,* STI氧化物填充 1. 沟槽衬垫氧化硅,2. 沟槽CVD氧化物填充,隔离槽CVD氧化硅,* STI 氧化层抛光 氮化物去除 1. 沟槽氧化物抛光(CMP),2. 氮化物去除,浅槽隔离结构剖面图,9.5 旋涂绝缘介质,有许多低k绝缘介质采用硅片旋涂的方法，称为旋涂绝缘介质（SOD）。SOD技术较CVD工艺更为经济。大多数SOD应用采用标准的旋转涂胶机旋涂介质，并采用普通的炉管。表9.3给出了一个旋涂介质并形成膜的大致工艺。 新的低k材料更不易吸潮，有更好的抗开裂性。基于这些特点，不需要掩蔽氧化层而直接用单层淀积就可以接受了。然而在

23、某些情况下，需要能促进粘附的材料。,用SOG填充间隙,9.6 外延,外延就是在单晶衬底上淀积一层薄的单晶层（见图9.9）。外延为器件设计者在优化器件性能方面提供了很大的灵活性，例如可以控制外延层掺杂厚度、浓度、轮廓。外延层还可以减少CMOS器件中的闩锁效应。 如果膜和衬底的材料相同（例如硅衬底上长硅膜），这样的膜生长称为同质外延。膜材料与衬底材料不一致的情况（例如硅衬底上长氧化铝）称为异质外延。,硅片上外延生长硅,9.6.1 外延生长的方法 外延硅通常采用CVD淀积系统。外延生长前，必须清除硅片表面的自然氧化层、残余的有机杂质和金属杂质以获得完美的表面。在外延淀积过程中，气体反应产生的原子撞击

24、到硅片表面并移动直至在适当位置与硅片表面的原子键合。这种方式使外延层和衬底有相同的结晶方式。,可以采用多种方法在硅片表面生长单晶层，包括固相、液相、气相以及分子束外延。在IC制造中一般采用三种外延方法：,一气相外延（VPE） 硅片制造中最常用的硅外延方法是气相外延。在温度为8001150的硅片表面通过含有所需化学物质的气体化合物，就可以实现气相外延。高温获得的热提供了驱动在硅片表面发生的化学反应所需的能量。这个过程可以参见图9.10。,气相外延示意图,Si的气相外延 SiCl4+2H2Si+4HCl SiCl4+SiSiCl2 GaAs的气相淀积 As4+4GaAs4GaAs+2HCl 4As

25、H3As4+6H2 6HCl+2Ga2GaCl3+3H2,AMAT Centura 5200 EPI系统,二金属有机CVD（MOCVD） 有些元素不能形成稳定的气态氢化物和卤化物，但是在适当的蒸气压下却能形成稳定的金属有机化合物，MOCVD堆这类元素非常重要，被广泛应用于IIIV和II-VI族化合物的异质外延层的生长。 MOCVD也被研究用来为未来的IC制造淀积有机低k绝缘介质。,典型的MOCVD反应,铜CVD（Cu（hfac，TMVS） 2Cu1（hfac）（气体）Cu0（固体）Cu2(气体）2TMVS（气体） 氧化铝 （Al2（CH3）6 ） Al2（CH3）6O2 Al2O3H2OCO2

26、 砷化镓CVD（Ga（CH3）3AsH3） Ga（CH3）3 AsH3 GaAsCH4,MOCVD的优点,反应温度低，从而减少杂质颗粒污染，降低缺陷密度。 使用范围广，几乎可以生长所有化合物和合金半导体。 不使用含卤素的原料，排除了卤素污染和腐蚀的问题。,三分子束外延（MBE） 分子束外延是在在超高真空条件下，由装有各种所需组分的炉子加热而产生的蒸气，经小孔准直后形成的分子束或原子束，直接喷射到适当温度的单晶基片上，同时控制分子束对衬底扫描，就可使分子或原子按晶体排列一层层地在基片上形成薄膜。,MBE的优点是：使用的衬底温度低，膜层生长速率慢，束流强度易于精确控制，膜层组分和掺杂浓度可随源的变

27、化而迅速调整。 MBE需要超高真空的条件。通常为10-1010-11torr甚至更高。,9.6.2 外延层中的缺陷,来自衬底的缺陷 来自界面的缺陷 沉积物或位错环 低角晶粒间界和孪晶 刃型位错,9.7.1 淀积高深宽比间隙时候的空洞,用PECVD SiO2淀积高深宽比间隙（3:1）时候容易形成钥匙孔。CMP去掉顶部之后，一些空洞会变成沟槽，在淀积金属后，这些沟槽会导致开路。 空洞也是高应力区域，会陷落潮气或可溶物，导致侵蚀或高真空条件下的跑气。 需要用到HDPCVD来改进。,9.7 CVD质量测量,ILD中钥匙孔的效果,9.7.5 与膜相关的颗粒沾污,通过分析颗粒在膜的顶部，中间，还是下面，可

28、以分析出颗粒的来源： 1) 在膜的顶部：说明颗粒是在淀积后形成的，其来源是热壁反应器的侧墙和传送带驱动反应器。 2) 在膜中：说明颗粒是在淀积中形成的。原因是气相成核颗粒的气体源中硅烷或硅含量过高。气体中的杂质也会导致颗粒。 3) 在膜的下面：说明颗粒是在淀积前就存在的。来源主要是硅片淀积前碳硅化物，石英或反应器的内墙。,9.7.2 膜应力,高的膜应力会导致薄膜开裂和分层 膜应力可能在衬底传递硅缺陷 膜应力会导致漏电流 膜应力导致的衬底硅扭曲变形，从而影响后续工艺 在玻璃膜中掺杂可以减小应力。 影响膜应力的淀积元素包括： RF功率：降低功率来减小应力。 压力：增加压力会导致更高的膜应力。,薄膜

29、应力通常用圆片在淀积前后的弯曲变化来测量。膜应力由下式给出：,其中，是泊松比，E是杨氏弹性模量，是圆片中心的弯曲量，t是薄膜厚度，R为圆片半径，T是圆片厚度。,淀积膜,硅片,9.7.3 膜厚度,厚度与设备和工艺问题相关。影响厚度的因素包括： 温度控制：降低温度可以减小厚度。 系统压力：降低压力可以减小厚度。 气体流率：降低气体流动可以减小厚度。 淀积时间：减小淀积时间可以减小厚度。,9.7.4 折射率,折射率是评价膜质量的重要指标。 折射率很大程度上依赖于膜的组成（化学计量分析）以及膜的致密度。 CVD氧化层的折射率可以通过与SiO2的折射率比较来进行质量评价： 高的折射率意味着膜中Si含量高 低的折射率意味着膜不够致密，膜中多孔，这会导致吸潮。,本章小结,薄膜的8个特性 CVD反应的两个速率限制机制 CVD的分类，优点和局限性 HDPCVD的原理，优点。 低K介质，高K介质的应用 STI隔离,