《ADC 信号调理电路设计——应用背景和电路设计.doc》由会员分享，可在线阅读，更多相关《ADC 信号调理电路设计——应用背景和电路设计.doc（2页珍藏版）》请在三一文库上搜索。
1、ADC 信号调理电路设计应用背景和电路设计周立功教授新书面向AMetal框架与接口的编程（上），对AMetal框架进行了详细介绍，通过阅读这本书，你可以学到高度复用的软件设计原则和面向接口编程的开发思想，聚焦自己的“核心域”，改变自己的编程思维，实现企业和个人的共同进步。经周立功教授授权，即日起，致远电子公众号将对该书内容进行连载，愿共勉之。本章导读：2.1 应用背景 2.1.1 标称精度 2.1.2 外围电路 2.1.3 干扰源2.2 电路设计 2.2.1 基准源1. 低噪声和低输出阻抗2. 静态工作电流3. 输出电压选择4. 温漂与直流精度 2.2.2 低噪声模拟电源 2.2.3 瞬态驱动
2、SH，在电压采样之前，采样电容CSH 通过开关S2 连到电源、电压参考或地进行预充电，预充电电压值由ADC 内部电路决定。电压采样开始时，S2 打开S1 闭合。SH 注入或吸出电荷，而ADC 需要一定的时间来采样信号。在这个采样时间里，ADC 需要从驱动电路汲取足够的电荷量给CSH，使得系统达到1/2-LSB 的精度范围之内。O 过大，RO、Rs1SH 组成的RC 网络时间常数过大，导致采样时间内CSH 上的电压建立时间不足，采集到的电压值将下降。比较好的解决方法详见图2.12，添加运放缓冲降低信号源内阻，无论信号源阻抗RO 高或者低都不会影响精度。in 电容Cin，Cin 是作为一个电荷存储
3、器，在采样瞬间为ADC 的输入端提供足够的电荷，而Rin 用于避免运放驱动容性负载，使得运放工作更加稳定。 2.2.4 输入信号滤波1. 有源滤波器2. 电阻噪声与运放的电源抑制比1/2，这个数值以电阻的平方根规律变化。若考虑到电阻噪声，推荐的阻值是110k。电阻噪声最后可以归结到的滤波电路中被滤除，但是它和运放输出噪声是电路中噪声产生的源头，在设计时要予以考虑，适当的采用低阻值电阻和低噪声运放。3. 运放 2.2.5 模拟地与数字地PLP 和电阻RPRP，IC 设计人员对此是无能为力的。如果共用地管脚，快速变化的数字电流在B 点产生电压，对于模拟电路无法接受，IC 设计人员意图分开接地管脚，排除此影响。STRAYCSTRAY 耦合至模拟电路的A 点。IC封装每个引脚间约有0.2 pF 的寄生电容，是无法避免的。为了防止进一步耦合，AGND 和DGND 应通过最短的引线在外部连在一起，并接到模拟接地层。DGND 连接内的任何额外阻抗将在B 点产生更多数字噪声；继而使更多数字噪声通过杂散电容耦合至模拟电路。 2.2.6 I/O 扇出电流避免I/O 口直接驱动大电流，使用若条件允许，则切换到低功耗模式下执行ADC 采集。图2.18 使用驱动电路减小I/O 扇出