《CMOS运算放大器摆动,为何可小于1到2毫伏.doc》由会员分享，可在线阅读，更多相关《CMOS运算放大器摆动,为何可小于1到2毫伏.doc（2页珍藏版）》请在三一文库上搜索。
1、CMOS运算放大器摆动,为何可小于1到2毫伏轨至轨放大器可产生极为接近接地的输出电压但到底接近到什么程度呢？我们谈的是CMOS运算放大器。当你正努力最大化输出电压摆动时，它常用于低压设计。这些器件的规格通常如下：这让它看起来，输出绝不会比15mV更接近接地，而最后一个15mV对于准确的零式测量至关重要。但请等一下你的确需要仔细理解这种规格的所有状态。假设负载在两个电源端之间“半”连接。我们通常可在规格表的顶部看到这些状态，你会看一条如下声明. RL 连接至 VS/2.在这种规格状态下，在输出靠近接地时，放大器必须通过负载电阻器吸取电流。它反映了放大器测试的方法，其确保它能够正确地输出和吸取电流
2、。这是测试和规定放大器的一种明智、保守的方法，但它却不是连接你的负载的方法。假设你的负载如图1所示连接接地。负载电阻器实际帮助下拉输出至接地，而吸取电流也无需放大器。在这种状态下，大多数CMOS运算放大器的摆动均可非常接近接地小于1到2毫伏。规格可能并没有重点说明这种能力，但其已显示在图中。图2表明，输出电压摆动与输出电流相关。该图可能受益于高精度，但你会看到在进行这种测试时输出电压与具体的电压轨相交，即2.75V。单电源工作时，V-电源等于0V。现在，我需要增加一些附加条件。注意，在图3中，反馈网络参考接地。你需要考虑放大器负载的所有源，不仅仅只是RL。在这种情况下，R1 + R2为同RL并
3、联的有效附加接地参考负载。但是，如果R1参考正电压，则输出接近0V时需要放大器来吸取来自反馈网络的电流，并且输出摆动无法非常接近接地。另一个附加条件。在同一块电路中，如果增益增高，则输入偏置电压可能会使你的输出摆动变小。例如，G=20时，如果输入为+1mV运算放大器的偏置电压，零输入将产生20mV输出。这不是由于输出摆动限制，而是偏置电压问题。当然，小负输入电压可带来极为接近0V的输出，但你的电路绝不会有负输入电压。再次反应式负载AC信号或许是一个例外。负载电流和电压与反应式负载不同相，因此输出电压接近接地时可能要求放大器来吸取电流。最后我们谈的是CMOS运算放大器。双极（BJT）运算放大器摆动无法如此接近接地。低压、电池供电型电路具有挑战性，因为我们好像始终都在努力最大化电压摆动。较好地理解运算放大器的性能以后，你才能挤出更多的输出摆动，以接近接地。