《FPGA关键设计：时序设计.doc》由会员分享，可在线阅读，更多相关《FPGA关键设计：时序设计.doc（2页珍藏版）》请在三一文库上搜索。
1、FPGA关键设计：时序设计FPGA设计一个很重要的设计是时序设计，而时序设计的实质就是满足每一个触发器的建立（Setup）/保持（Hold）时间的要求。建立时间（Setup TIme）：是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟上升沿被打入触发器；保持时间（Hold TIme）：是指在触发器的时钟信号上升沿到来以后，数据稳定不变的时间， 如果保持时间不够，数据同样不能被打入触发器。FPGA设计分为同步电路设计和同步电路设计，然而很多异步电路设计都可以转化为同步电路设计，在设计时尽量采用同步电路进行设计。对于同步电路可以转化的逻辑必须转化，不
2、能转化的逻辑，应将异步的部分减到最小，而其前后级仍然应该采用同步设计。为了让同步电路可靠地运行，就要对时钟偏差进行控制，以使时钟偏差减小到可用的范围。影响时钟偏差的主要有以下几个因素：用于连接时钟树的连线钟树的拓扑结构时钟的驱动时钟线的负载时钟的上升及下降时间在通常的FPGA设计中对时钟偏差的控制主要有以下几种方法：控制时钟信号尽量走可编程器件的的全局时钟网络。在可编程器件中一般都有专门的时钟驱动器及全局时钟网络，不同种类、型号的可编程器件，它们中的全局时钟网络数量不同，因此要根据不同的设计需要选择含有合适数量全局时钟网络的可编程器件。一般来说，走全局时钟网络的时钟信号到各使用端的延时小，时钟偏差很小，基本可以忽略不计。若设计中时钟信号数量很多，无法让所有的信号都走全局时钟网络，那么可以通过在设计中加约束的方法，控制不能走全局时钟网络的时钟信号的时钟偏差。异步接口时序裕度要足够大。局部同步电路之间接口都可以看成是异步接口，比较典型的是设计中的高低频电路接口、I/O接口，那么接口电路中后一级触发器的建立-保持时间要满足要求，时序裕度要足够大。在系统时钟大于30MHz时，设计难度有所加大，建议采用流水线等设计方法。采用流水线处理方式可以达到提高时序电路的速度，但使用的器件资源也成倍增加。要保证电路设计的理论最高工作频率大于电路的实际工作频率。