《数字计时钟课程设计报告.doc》由会员分享，可在线阅读，更多相关《数字计时钟课程设计报告.doc（16页珍藏版）》请在三一文库上搜索。
1、数字计时钟设计报告目录一 设计任务和要求(2) 1.1(2) 1.2(2)二 设计的方案的选择与论证(3) 2.1(3) 2.2(4) 2.3(4) 2.4(4) 2.5(4)三 电路设计与分析(6) 3.1(6) 3.2(6) 3.3(9) 3.4(10) 3.5(10)四 总结及心得(13)五 附录(14)六 参考文献(14)一设计任务和要求1.1课程设计题目：数字计时钟的设计1.2设计目的和内容1.2.1设计目的学生通过进行查阅资料、方案设计、单元和系统电路设计、具体组装等工作，独立完成该数字电路系统的设计，提高其独立分析、独立解决问题、独立动手的设计能力，提高学生在数字电路应用方面的实
2、践技能，培养创造性思维及综合运用理论知识解决实际问题的能力。1.2.2设计要求1.设计具有计时功能的电子数字钟，显示格式为“小时：分钟：秒”2.具有手动校时功能；3.整点报时功能（可选）4.拟定测试方案和设计步骤，注意数字电子钟有多种设计方案可选，初学者避免用专用芯片设计，建议用门电路、计数器、和译码器来搭建；5.根据性能要求，选好元器件，设计电路并画出电路图；1.2.3设计内容和步骤1.根据选题要求，进行方案比较，画出系统框图，进行初步设计。2.设计单元电路，计算参数，选择元器件。3.画出系统电路原理图初稿。4.撰写课程设计说明书。二设计的方案的选择与论证2.1 设计总体方案报时数字钟电路的
3、设计总体方案框图(如图2.1所示)，由控制电路、两个60进制计数器、一个12进制计数器、译码器、显示器和蜂鸣器组成。控制电路控制计数器计时和蜂鸣器报时。计数器对时、分、秒进行计时,当计时到11时59分59秒时,来一个计数脉冲,则计数器清零，重新开始计时。译码器将计数器输出的BCD码计时结果转换成十进制送到显示器。显示器显示时、分、秒计时结果。图 2.1 总体方案框图2.2 设计原理报时数字电子钟由时钟发生器、计数器、译码显示器、报时等电路组成。其中时钟发生器产生标准秒信号发生器，由不同进制的计数器、译码器和显示器组成计时系统。秒信号送入计数器进行计数，把累加的结果以时、分、秒的数字显示出来。时
4、显示由12进制计数器、译码器、显示器构成。分、秒显示分别由60进制计数器、译码器、显示器构成。可进行整点报时，计时出现误差时，可以用校时电路校时、校分。2.3 设计目标和方法设计应完成基本的时分秒显示功能、校时校分功能及整点报时功能。使用EWB软件作为电子钟设计工作平台，以数字电路为设计电子钟的理论基础，对整个系统进行方案设计和功能划分。 2.4 电子钟功能分析1.电子钟基本功能设计目标数字钟能进行正常的时、分、秒计时,小时计时要求为12进制循环,分和秒计时要求为60进制循环。2.电子钟扩展功能设计目标整点报时：要求逢整点报时,在59分59秒即到整点时,扬声器发出一声即整点报时。校时：校正时间
5、，能够通过手动按键来调整时、分显示，实现校时功能。2.5 总体规划数字电子钟主干电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，用方波发生器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用12进制计时器，可实现12小时的累计。通过六个LED显示器显示出来。整点报时电路根据计时系统的输出
6、状态产生脉冲信号，然后去触发一音频发生器实现报时。校时电路用来对“时”、“分”显示数字进行校对调整。电子钟系统总体规划如图2.2所示：图2.2 电子钟系统总体规划三 电路设计与分析3.1 秒脉冲发生器脉冲发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，通常用晶体振荡器发出的脉冲经过整形、分频获得1Hz的秒脉冲。如晶振为32768 Hz，通过15次二分频后可获得1Hz的脉冲输出，电路图如图3.1.1所示。图3.1 .1 秒脉冲发生器3.2 秒、分计数电路秒信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量，通常用晶体振荡器产生的脉冲。秒、分计数电路为60进制,由2
7、片74290四位二进制计数器组成。74290具有异步清零的功能，第一片构成十进制计数器，第二片构成六进制。在第一片计数器中，当第10个脉冲到来时，它的输出状态为“1010”，QDQB为高电平。因为74290异步清零端为高电平清零，所以QDQB分别接到清零端R01，R02即构成十进制。第二片为六进制，当第一片清零的同时给第二片的CKB端进行计数，当CKB端的第6个脉冲到来时，第二片的QCQB均为高电平，将它们连接到计数器的清零端，在清零的同时给上一级进位。从而构成60进制计数器。分别把秒十位、个位输出端接到译码显示器，当电路运行后,计数器便开始从0059计数，显示器就会显示相应的数码。使用EWB
8、仿真分/秒电路图，由2片74290四位二进制计数器组成分/秒计数电路，如图3.2.1所示。图3.2.1 分/秒计数电路74290芯片引脚图，如图3.2.2所示：图3.2.2 74290芯片引脚图74290 功能表，如表3.2.3所示：表3.2.3 74290 芯片功能表复位输入置位输入时钟输出R0(1)R0(2)R9(1)R9(2)CPQDQCQBQA1 10XX000011X0X0000XX11X10010X0XDown计数0XX0Down计数X00XDown计数X0X0Down计数其中R0(1)、R0(2)为复位输入端，R9(1)、R9(2)为置位输入端，CLKA、CLKB为脉冲输入端，Q
9、aQbQcQd为输出端，VCC接电源，GND为接地端，NC为空脚。异步清零：当复位输入端R0(1)= R0(2)=1，且置位输入R9(1)或R9(2)为零时，不论有无时钟脉冲CP，计数器输出将被直接置零。异步置数：当置位输入R9(1)= R9(2)时，无论其它输入状态如何，计数器输出将直接置9（即QdQcQbQa=1001）。计数:当R0(1)或R0(2)，且R9(1)或R9(2)时，在计数脉冲（下降）作用下，进行计数。3.3 时计数电路时计数电路为12进制，由2片74290、与门组成。由与门送出一高电平清零信号，2片74290同时清零，电路构成十二进制。使用EWB仿真时计数电路图，如图3.3
10、.1所示。图3.3.1时计数电路34 校时电路校时电路当刚接通电源或计时出现误差时，需要对时间进行校正。如图3.4.1所示，两个开关组成的校时电路，只要控制相应的开关就可以执行调时和调分操作。图3.4.1校时电路3.5 整点报时电路整点报时电路使用四片4078芯片，和四个与门，在时钟的分、秒同时为“0”时，即整点，则开始报时。当计数到59分59秒时，完成整点报时。使用EWB仿真整点报时电路图，如图3.5.1所示。图3.5.1整点报时电路图4078芯片引脚图，如图3.5.2所示：图3.5.2 4078芯片引脚图 4078功能表，如表3.5.3所示表3.5.3 4078 芯片功能表输 入 端 输出
11、端I0I1I2I3I4I5I6I7O10000000011XXXXXXX0X1XXXXXX0XX1XXXXX0XXX1XXXX0XXXX1XXX0XXXXX1XX0XXXXXX1X0XXXXXXX10其中I0、I1、I2、I3、I4、I5、I6、I7为输入端，O1为输出端，VSS接电源，VDD为接地端。四 总结及心得回顾总结这一周的课程设计，我学到了很多东西，从入手分析数字钟的设计理念，到具体选用什么元件和芯片，怎么连接来分别实现计时、报时、校时的功能，我通过自己分析，请教老师、同学，在网上查资料等途径得出了总方案设计草图，在EWB上连接后经过一些细小部分的修改，基本上实现了设计要求完成的任务
12、。我觉得设计中存在的一点不足是校时功能不太完美，不能直接的校时到指定时间。我会在以后的学习中不断加强对这方面知识的了解，以期做出更加完美的设计。这次课程设计不止是对一些理论知识的应用，更重要的是对具体的动手实践能力的考验。其中体现了一种思想，大的问题可以转换成小的问题解决，困难的问题通过转换成简单的问题解决。这将会对我今后的学习工作带来很大帮助。通过本次课程设计我认识到自己在理论与实践方面都有不少需要加强的地方，还需要不断的学习，不断的充实自身。在本次课程设计中，我遇到了不少问题，在此，我要衷心感谢我的指导老师和同学给与我的莫大的帮助。五附录整电路所需芯片一片CD4060四片4078芯片，和四个与门2片74290四位二进制计数器总电路图见A3纸六 参考文献 3.现代电子技术,2006年,第8期：115页117页. 4济南职业学院学报,2007年，第六期：7477.5王永军，李景华.数字逻辑与数字系统.电子工业出版社，2006年153