《数字逻辑课本习题答案.pdf》由会员分享，可在线阅读，更多相关《数字逻辑课本习题答案.pdf（15页珍藏版）》请在三一文库上搜索。
1、1 / 15 习题五 1. 简述时序逻辑电路与组合逻辑电路的主要区别。 解答 组合逻辑电路: 若逻辑电路在任何时刻产生的稳定输出值仅仅取决于该时刻各 输入值的组合，而与过去的输入值无关，则称为组合逻辑电路。组合电路具有如 下特征：b5E2RGbCAP 信号是单向传输的，不存在任何反馈回路。 时序逻辑电路: 若逻辑电路在任何时刻产生的稳定输出信号不仅与电路该时刻 的输入信号有关，还与电路过去的输入信号有关，则称为时序逻辑电路。时序逻辑 p1EanqFDPw 错误 ! 错误 !电路中包含反馈回路，通过反馈使电路功能与 “ 时序” 错误 !电路的输出由电路当时的输入和状态 (过去的输入共同决定。 2
2、. 作出与表1所示状态表对应的状态图。 表1 现态 y2 y1 次态y2 ( n+1y 1 (n+1 / 输出Z x2x1=00 x2x1=01 x2x1=11 x2x1=10 A B C D B/0 B/0 C/0 A/0 B/0 C/1 B/0 A/1 A/1 A/0 D/0 C/0 B/0 D/1 A/0 C/0 解答 根据表1所示状态表可作出对应的状态图如图 1所示。 2 / 15 图1 3.已知状态图如图2所示，输入序列为 x=11010010 ，设初始状态为 A ，求状态和输出 响应序列。 DXDiT a9E3d 图 2 解答 状态响应序列：A A B C B B C B 输出响应
3、序列：0 0 0 0 1 0 0 1 4. 分析图3所示逻辑电路。假定电路初始状态为“00”，说明该电路 逻辑功能。 3 / 15 图 3 解答 错误 !根据电路图可写出输出函数和激励函数表达式为 错误 !根据输出函数、激励函数表达式和 JK 触发器功能表可作出状态表如表 2所示， 状态图如图4所示。RTCrpUDGiT 表 2 图4 错误 !由状态图可知，该电路为“ 111 ”序列检测器。 现态 y2 y1 次态y2 ( n+1y 1 (n+1 / 输出Z x=0 x=1 00 01 10 11 00/0 00/0 00/0 00/0 01/0 11/0 11/0 11/1 4 / 15 5
4、. 分析图5所示同步时序逻辑电路，说明该电路功能。 图5 解答 错误 !根据电路图可写出输出函数和激励函数表达式为 错误 !根据输出函数、激励函数表达式和 D触发器功能表可作出状态表如表 3所示， 状态图如图6所示。5PCzVD7HxA 表3 图6 现态 y2 y1 次态y2 ( n+1y 1 (n+1 / 输出Z x=0 x=1 00 01 10 11 01/0 11/0 01/0 00/1 11/1 00/0 11/0 01/0 5 / 15 错误 !由状态图可知，该电路是一个三进制可逆计数器 (又称模3可逆计数器，当x=0 时实现加1计数，当x=1时实现减1计数。jLBHrnAILg 6
5、.分析图7所示逻辑电路，说明该电路功能。 图7 逻辑电路图 解答 错误 !根据电路图可写出输出函数和激励函数表达式为 错误 !根据输出函数、激励函数表达式和 JK 触发器功能表可作出状态表如表 4所示， 状态图如图8所示。xHAQX74J0X 表4 现态 y 2 y1 次态 y2 ( n+1 y1 (n+1 /输出Z x=0 x=1 00 01 10 11 01/0 10/0 11/0 00/1 11/1 00/0 01/0 10/1 6 / 15 图8 错误 !由状态图可知，该电路是一个模四可逆计数器。当 x=0时实现加1计数，输出Z 为进位信号；当x=1时实现减1计数, 输出Z为借位信号。
6、LDAYtRyKfE 7.作出“0101”序列检测器的Mealy 型状态图和 Moore 型状态图。典型输入、输出序 列如下。 Zzz6ZB2Ltk 输入x: 110101010011 输出Z： 000001010000 解答 根据典型输入、输出序列 , 可作出“ 0101”序列检测器的Mealy 型状态图和 Moore 型 状态图分别如图9、图10所示.dvzfvkwMI1 7 / 15 图9 Mealy型状态图图10 Moore 型状态图 8. 设计一个代码检测器，该电路从输入端 x串行输入余 3码(先低位后高位 ，当出 现非法数字时，电路输出 Z为1，否则输出为 0。试作出 Mealy
7、型状态图。 rqyn14ZNXI 解答 根据题意，可作出Mealy 型状态图如图11所示。 图11 9. 化简表5所示原始状态表。 表5 原始状态表 解答 错误 !根据 状态等效判断法则， 可利用隐含表求出状 态 等 效 对 (B,D(C,F(E,G ；EmxvxOtOco 错误 ! 最大等效类为A,B,D、CF、E,G； 错误 !令 A,B,D a、CFb、E,Gc, 可得最简状态表如表6所示。SixE2yXPq5 表6 最简状态表 10. 化简表 7所示不完全确定原始 状态表。 表7 原始状态表 解答 错误 !根据状态相容判断法则， 可利用隐含表求出状态相 容对、(C,E、(B,C、 (B
8、,E；6ewMyirQFL 错误 !利用覆盖闭合表可求出最小闭覆盖为 A,B、A,D、B,C,E；kavU42VRUs 错误 ! 令 A,B a、A,D b、B,C,Ec, 可得最简状态表如表8所示。 y6v3ALoS89 表 8 11. 按照相邻法编码原则对表 9进 行状态编码。 现态 次态/输出Z x=0 x=1 a b c a/0 b/0 a/0 b/0 c/0 a/1 现态次态/输出Z x=0 x=1 A B C D E D/d A/1 d/d A/0 B/1 C/0 E/d E/1 C/0 C/d 现态 次态/输出Z x=0 x=1 a b c b/1 b/0 a/1 c/0 c/0
9、 c/1 现态次态/输出Z x=0 x=1 9 / 15 表9 状态表 解答 给定状态表中有 4个状态，状态编 码时需要两位二进制代码。根据相邻编码法， 应满足AB 相邻、BC 相邻、CD 相邻。设状态变量为y2y1，令y2y1取值00表示A, 01表示B, 10表示D. 11表示C,可得二进制状态表如表10所示。 表10 12. 分别用D 、T、JK触发器作为同 步时序电路的存储元件，实现 表11所示二进制 状态 表的 功 能。试写出激励函数和输出函 数表达式，比较采用哪种触发 M2ub6vSTnP 表11 状态表 解答 错误 !根据二进制状态表和 D 触 发 器 激励 表 ， 可 求 出
10、激 励 函数 和 输 出 函 数 最 简 表达式为 0YujCfmUCw A B C D A/0 C/0 D/1 B/1 B/0 B/0 C/0 A/0 现 态 y2y1 次态y2 (n+1 y1 (n+1 / 输出Z x=0 x=1 00 01 11 10 00/0 11/0 10/1 01/1 01/0 01/0 11/0 00/0 现 态 y2y1 次态y2 (n+1 y1 (n+1 / 输出Z x=0 x=1 00 01 11 10 01/0 11/0 10/1 00/1 10/0 10/0 01/0 11/1 10 / 15 错误 !根据二进制状态表和 T触发器激励表，可求出激励函数
11、和输出函数最简表达式 为eUts8ZQVRd 错误 !根据二进制状态表和JK 触发器激励表，可求出激励函数和输出函数最简表达式 为sQsAEJkW5T 比较所得结果可知，采用 JK触发器电路最简单。 13.已知某同步时序电路的激励函数和输出函数表达式为 试求出改用JK触发器作为存储元件的最简电路。 解答 错误 !根据激励函数和输出函数表达式，可作出状态表如表 12所示。 现 态 y2y1 次态y2 (n+1 y1 (n+1 输出 Z x=0 x=1 11 / 15 表 12 状态表 错误 ! 根据二进制状态表和 JK 触 发 器激励表，可求出 激 励 函数和输出函数最 简表达式为GMsIasN
12、XkA 错误 !根据激励函数和输出函数最简表达式 ,可作出逻辑电路图如图 12所示。 图12 14设计一个能对两个二进制数X2 = x21,x22,x2n和X1 =x11,x12, ,x1n进行比较 的同步时序电路，其中，X2、X1串行地输入到电路的x2、x1输入端。比较从 x21、x11开始，依次进行到x2n、x1n。电路有两个输出Z2和Z1，若比较结果 X2X1, 则Z2为1，Z1为0；若X2实现其功能。 TIrRGchYzg 解答 00 01 11 10 00 00 11 11 00 01 00 11 0 0 1 1 12 / 15 错误 !假定采用Moore 型电路实现给定功能，并设电
13、路初始状态为 A , 状态B表 示X2X1，根据题意，可作出最简状态图如图 13所示，相应状态 表如表13所示。7EqZcWLZNX 图13 表 13 错误 !给定状 态表 中有 3个状 态， 状态编码时需要两位二进制代码。设状态变量为y2y1，令y2y1取值00表示A, 01 表示B, 10表示C. 11为多余状态 , 令多余状态下输入x2x1为01进入B，为10 进入C,为00或11进入A,可得二进制状态表如表14所示。lzq7IGf02E 现 态次态输出 Z2 Z1 x2x1=00 x2x1=01 x2x1=10 x2x1=11 A B C A B C B B C C B C A B C
14、 11 01 10 现 态 y2y1 次 态y2 输出 Z2 Z1 x2x1=00 x2x1=01 x2x1=10x2x1=11 13 / 15 表14 错误 ! 根据 二进 制状态表和 JK触发器激励表，可求出激励函数和输出函数最简表达式为 zvpgeqJ1hk 错误 !根据激励函数和输出函数最简表达式 , 可画出逻辑电路图如图14所示。 图 14 15. 用T触发器作为存储元件，设计一个采用8421 码的十进制加 1计数 器。解答 错误 !根据题意，设状态变量用y3y2y1y0表示，可直接作出二进制状态图如图 15所 示，相应状态表如表15所示。NrpoJac3v1 00 01 10 11
15、 00 01 10 00 01 01 10 01 10 01 10 10 00 01 10 00 11 01 10 00 14 / 15 图15 表 15 y3y2y1y0y3 (n+1 y2 (n+1 y1 (n+1 y0 (n+1 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1111 0001 0010 0011 0100 0101 0110 0111 1000 1001 0000 dddd dddd 错误 !根据二进制状态表和T触发器激励表，可求出激励函数最简表达式为 错误 !根据激励函数最简表达式 , 可画出逻辑电路图如图16所示。 图16 申明： 15 / 15 所有资料为本人收集整理，仅限个人学习使用，勿做商业用途。