MOS管驱动电路详解要点.pdf

《MOS管驱动电路详解要点.pdf》由会员分享，可在线阅读，更多相关《MOS管驱动电路详解要点.pdf（12页珍藏版）》请在三一文库上搜索。

1、MOS 管驱动电路综述连载（一） 时间： 2009-07-06 8756 次阅读 【网友评论 2 条 我要评论 】收藏 在使用 MOS 管设计开关电源或者马达驱动电路的时候，大部分人都会考虑MOS 的导通电阻，最大电压等，最大电流等，也有很多人仅仅考虑这些因素。这样的 电路也许是可以工作的，但并不是优秀的，作为正式的产品设计也是不允许的。 1、MOS 管种类和结构 MOSFET 管是 FET的一种（另一种是JFET ），可以被制造成增强型或耗尽型，P 沟道或 N沟道共 4 种类型，但实际应用的只有增强型的N沟道 MOS 管和增强型的 P沟道 MOS 管，所以通常提到NMOS，或者 PMOS 指

2、的就是这两种。 至于为什么不使用耗尽型的MOS 管，不建议刨根问底。 对于这两种增强型MOS 管，比较常用的是NMOS。原因是导通电阻小，且容易制 造。所以开关电源和马达驱动的应用中，一般都用NMOS。下面的介绍中，也多 以 NMOS 为主。 MOS 管的三个管脚之间有寄生电容存在，这不是我们需要的，而是由于制造工艺 限制产生的。 寄生电容的存在使得在设计或选择驱动电路的时候要麻烦一些，但 没有办法避免，后边再详细介绍。 在 MOS 管原理图上可以看到， 漏极和源极之间有一个寄生二极管。这个叫体二极 管，在驱动感性负载（如马达），这个二极管很重要。顺便说一句，体二极管只 在单个的 MOS 管中

3、存在，在集成电路芯片内部通常是没有的。 2、MOS 管导通特性 导通的意思是作为开关，相当于开关闭合。 NMOS 的特性，Vgs大于一定的值就会导通， 适合用于源极接地时的情况 （低端驱 动），只要栅极电压达到4V或 10V就可以了。 PMOS 的特性，Vgs小于一定的值就会导通， 适合用于源极接 VCC时的情况（高端 驱动）。但是，虽然PMOS 可以很方便地用作高端驱动，但由于导通电阻大，价 格贵，替换种类少等原因，在高端驱动中，通常还是使用NMOS。 3、MOS 开关管损失 不管是 NMOS 还是 PMOS ，导通后都有导通电阻存在，这样电流就会在这个电阻上 消耗能量，这部分消耗的能量叫做

4、导通损耗。选择导通电阻小的MOS 管会减小导 通损耗。现在的小功率MOS 管导通电阻一般在几十毫欧左右，几毫欧的也有。 MOS 在导通和截止的时候，一定不是在瞬间完成的。MOS 两端的电压有一个下降 的过程，流过的电流有一个上升的过程，在这段时间内，MOS 管的损失是电压和 电流的乘积， 叫做开关损失。 通常开关损失比导通损失大得多，而且开关频率越 快，损失也越大。 导通瞬间电压和电流的乘积很大，造成的损失也就很大。 缩短开关时间， 可以减 小每次导通时的损失； 降低开关频率， 可以减小单位时间内的开关次数。这两种 办法都可以减小开关损失。 4、MOS 管驱动 跟双极性晶体管相比，一般认为使M

5、OS 管导通不需要电流，只要GS电压高于一 定的值，就可以了。这个很容易做到，但是，我们还需要速度。 在 MOS 管的结构中可以看到，在GS ，GD之间存在寄生电容，而MOS 管的驱动， 实际上就是对电容的充放电。 对电容的充电需要一个电流， 因为对电容充电瞬间 可以把电容看成短路，所以瞬间电流会比较大。选择/ 设计 MOS 管驱动时第一要 注意的是可提供瞬间短路电流的大小。 第二注意的是，普遍用于高端驱动的NMOS，导通时需要是栅极电压大于源极电 压。而高端驱动的MOS 管导通时源极电压与漏极电压（VCC ）相同，所以这时栅 极电压要比 VCC大 4V或 10V。如果在同一个系统里，要得到比

6、VCC 大的电压， 就要专门的升压电路了。 很多马达驱动器都集成了电荷泵，要注意的是应该选择 合适的外接电容，以得到足够的短路电流去驱动MOS 管。 上边说的 4V或 10V是常用的 MOS 管的导通电压，设计时当然需要有一定的余量。 而且电压越高，导通速度越快，导通电阻也越小。现在也有导通电压更小的MOS 管用在不同的领域里，但在12V汽车电子系统里，一般4V导通就够用了。 MOS 管的驱动电路及其损失， 可以参考 Microchip 公司的 AN799 Matching MOSFET Drivers to MOSFETs 。讲述得很详细，所以不打算多写了。 5、MOS 管应用电路 MOS

7、管最显著的特性是开关特性好，所以被广泛应用在需要电子开关的电路中， 常见的如开关电源和马达驱动，也有照明调光。 MOS 管驱动电路综述连载（二） 时间： 2009-07-06 4580 次阅读 【网友评论 1 条 我要评论 】收藏 现在的 MOS 驱动，有几个特别的应用 1、低压应用 当使用 5V电源，这时候如果使用传统的图腾柱结构，由于三极管的be 有 0.7V 左右的压降，导致实际最终加在gate 上的电压只有 4.3V。这时候，我们选用标 称 gate 电压 4.5V 的 MOS 管就存在一定的风险。 同样的问题也发生在使用3V或者其他低压电源的场合。 2、宽电压应用 输入电压并不是一个

8、固定值， 它会随着时间或者其他因素而变动。这个变动导致 PWM 电路提供给 MOS 管的驱动电压是不稳定的。 为了让 MOS 管在高 gate 电压下安全，很多MOS 管内置了稳压管强行限制gate 电压的幅值。 在这种情况下， 当提供的驱动电压超过稳压管的电压，就会引起较 大的静态功耗。 同时，如果简单的用电阻分压的原理降低gate 电压，就会出现输入电压比较高 的时候， MOS 管工作良好，而输入电压降低的时候gate 电压不足，引起导通不 够彻底，从而增加功耗。 3、双电压应用 在一些控制电路中， 逻辑部分使用典型的5V或者 3.3V 数字电压，而功率部分使 用 12V甚至更高的电压。两

9、个电压采用共地方式连接。 这就提出一个要求，需要使用一个电路，让低压侧能够有效的控制高压侧的MOS 管，同时高压侧的MOS 管也同样会面对 1 和 2 中提到的问题。 在这三种情况下，图腾柱结构无法满足输出要求，而很多现成的MOS 驱动 IC， 似乎也没有包含 gate 电压限制的结构。 MOS 管驱动电路综述连载（三） 时间： 2009-07-06 7128 次阅读 【网友评论 0 条 我要评论 】收藏 相对通用的电路 电路图如下： 图 1 用于 NMOS 的驱动电路 图 2 用于 PMOS 的驱动电路 这里只针对 NMOS 驱动电路做一个简单分析： Vl 和 Vh分别是低端和高端的电源，两

10、个电压可以是相同的，但是Vl 不应该超 过 Vh。 Q1和 Q2组成了一个反置的图腾柱，用来实现隔离，同时确保两只驱动管Q3和 Q4不会同时导通。 R2和 R3提供了 PWM 电压基准，通过改变这个基准，可以让电路工作在PWM 信号 波形比较陡直的位置。 Q3和 Q4用来提供驱动电流， 由于导通的时候， Q3和 Q4相对 Vh和 GND 最低都只 有一个 Vce的压降，这个压降通常只有0.3V 左右，大大低于 0.7V 的 Vce。 R5和 R6是反馈电阻，用于对gate 电压进行采样，采样后的电压通过Q5对 Q1 和 Q2的基极产生一个强烈的负反馈，从而把gate 电压限制在一个有限的数值。

11、 这个数值可以通过R5和 R6来调节。 最后，R1提供了对 Q3和 Q4的基极电流限制， R4提供了对 MOS 管的 gate 电流限 制，也就是 Q3和 Q4的 Ice 的限制。必要的时候可以在R4上面并联加速电容。 这个电路提供了如下的特性： 1，用低端电压和 PWM 驱动高端 MOS 管。 2，用小幅度的 PWM 信号驱动高 gate 电压需求的 MOS 管。 3，gate 电压的峰值限制 4，输入和输出的电流限制 5，通过使用合适的电阻，可以达到很低的功耗。 6，PWM 信号反相。 NMOS 并不需要这个特性，可以通过前置一个反相器来解决。 在设计便携式设备和无线产品时，提高产品性能、

12、 延长电池工作时间是设计人员 需要面对的两个问题。 DC-DC 转换器具有效率高、输出电流大、静态电流小等优 点， 非常适用于为便携式设备供电。 目前 DC-DC 转换器设计技术发展主要趋势有： （1）高频化技术：随着开关频率的提高，开关变换器的体积也随之减小，功率 密度也得到大幅提升， 动态响应得到改善。 小功率 DC-DC 转换器的开关频率将上 升到兆赫级。（ 2）低输出电压技术：随着半导体制造技术的不断发展，微处理 器和便携式电子设备的工作电压越来越低，这就要求未来的 DC-DC 变换器能够提 供低输出电压以适应微处理器和便携式电子设备的要求。 这些技术的发展对电源芯片电路的设计提出了更

13、高的要求。首先，随着开关频率 的不断提高， 对于开关元件的性能提出了很高的要求，同时必须具有相应的开关 元件驱动电路以保证开关元件在高达兆赫级的开关频率下正常工作。其次，对于 电池供电的便携式电子设备来说，电路的工作电压低 （以锂电池为例， 工作电压 2.5 3.6V），因此，电源芯片的工作电压较低。 MOS 管具有很低的导通电阻，消耗能量较低，在目前流行的高效DC DC芯片中 多采用 MOS 管作为功率开关。但是由于MOS 管的寄生电容大，一般情况下NMOS 开关管的栅极电容高达几十皮法。这对于设计高工作频率DC DC转换器开关管 驱动电路的设计提出了更高的要求。 在低电压 ULSI 设计中

14、有多种 CMOS、 BiCMOS 采用自举升压结构的逻辑电路和作为 大容性负载的驱动电路。这些电路能够在低于1V电压供电条件下正常工作，并 且能够在负载电容12pF的条件下工作频率能够达到几十兆甚至上百兆赫兹。 本文正是采用了自举升压电路， 设计了一种具有大负载电容驱动能力的，适合于 低电压、 高开关频率升压型DC DC转换器的驱动电路。电路基于 Samsung AHP615 BiCMOS 工艺设计并经过 Hspice 仿真验证，在供电电压1.5V ，负载电容为 60pF 时，工作频率能够达到5MHz以上。 自举升压电路 自举升压电路的原理图如图1 所示。所谓的自举升压原理就是，在输入端IN

15、输 入一个方波信号， 利用电容 Cboot 将 A点电压抬升至高于VDD 的电平，这样就可 以在 B端输出一个与输入信号反相， 且高电平高于 VDD 的方波信号。 具体工作原 理如下。 当 VIN 为高电平时， NMOS 管 N1导通， PMOS 管 P1截止，C点电位为低电平。同 时 N2导通， P2的栅极电位为低电平，则P2导通。这就使得此时A点电位约为 VDD ，电容 Cboot 两端电压 UC VDD 。由于 N3导通，P4截止，所以 B点的电位为 低电平。这段时间称为预充电周期。 当 VIN 变为低电平时， NMOS 管 N1截止， PMOS 管 P1导通， C点电位为高电平， 约为

16、 VDD 。同时 N2 、N3截止， P3导通。这使得 P2的栅极电位升高， P2截止。 此时 A点电位等于 C点电位加上电容 Cboot 两端电压，约为 2VDD 。 而且 P4导通， 因此 B点输出高电平，且高于VDD 。这段时间称为自举升压周期。 实际上，B点电位与负载电容和电容Cboot 的大小有关，可以根据设计需要调整。 具体关系将在介绍电路具体设计时详细讨论。在图2 中给出了输入端 IN 电位与 A、B两点电位关系的示意图。 驱动电路结构 图 3 中给出了驱动电路的电路图。 驱动电路采用 Totem输出结构设计， 上拉驱动 管为 NMOS 管 N4 、晶体管 Q1和 PMOS 管

17、P5。下拉驱动管为 NMOS 管 N5 。图中 CL 为负载电容， Cpar 为 B点的寄生电容。虚线框内的电路为自举升压电路。 本驱动电路的设计思想是，利用自举升压结构将上拉驱动管N4的栅极（ B点） 电位抬升， 使得 UBVDD+VTH ，则 NMOS 管 N4工作在线性区， 使得 VDSN4 大大减 小，最终可以实现驱动输出高电平达到VDD 。而在输出低电平时，下拉驱动管本 身就工作在线性区，可以保证输出低电平位GND 。因此无需增加自举电路也能达 到设计要求。 考虑到此驱动电路应用于升压型DC DC转换器的开关管驱动，负载电容 CL很大， 一般能达到几十皮法，还需要进一步增加输出电流能

18、力，因此增加了晶体管Q1 作为上拉驱动管。这样在输入端由高电平变为低电平时，Q1导通，由 N4 、Q1同 时提供电流， OUT 端电位迅速上升， 当 OUT 端电位上升到 VDD VBE时，Q1截止， N4继续提供电流对负载电容充电，直到OUT 端电压达到 VDD 。 在 OUT 端为高电平期间，A点电位会由于电容 Cboot 上的电荷泄漏等原因而下降。 这会使得 B点电位下降， N4的导通性下降。 同时由于同样的原因， OUT 端电位也 会有所下降，使输出高电平不能保持在VDD 。为了防止这种现象的出现，又增加 了 PMOS 管 P5作为上拉驱动管，用来补充OUT端 CL的泄漏电荷，维持OU

19、T 端在 整个导通周期内为高电平。 驱动电路的传输特性瞬态响应在图4 中给出。其中（a）为上升沿瞬态响应， （b） 为下降沿瞬态响应。从图4 中可以看出，驱动电路上升沿明显分为了三个部分， 分别对应三个上拉驱动管起主导作用的时期。1阶段为 Q1 、N4共同作用，输出 电压迅速抬升， 2阶段为 N4起主导作，使输出电平达到VDD ，3 阶段为 P5起主 导作用，维持输出高电平为VDD 。而且还可以缩短上升时间，下降时间满足工作 频率在兆赫兹级以上的要求。 需要注意的问题及仿真结果 电容 Cboot 的大小的确定 Cboot 的最小值可以按照以下方法确定。在预充电周期内， 电容 Cboot 上的电

20、荷 为 VDDCboot 。在 A点的寄生电容（计为CA ）上的电荷为 VDDCA 。因此在预充电 周期内， A点的总电荷为 Q_A1=V_DDC_boot+V_DDC_A （1） B点电位为 GND ，因此在 B点的寄生电容 Cpar 上的电荷为 0。 在自举升压周期，为了使OUT 端电压达到 VDD ，B 点电位最低为 VB VDD+Vthn 。 因此在 B点的寄生电容 Cpar 上的电荷为 Q_B=(V_DD+V_thn)Cpar （2） 忽略 MOS 管 P4源漏两端压降，此时Cboot 上的电荷为 VthnCboot ，A点寄生电 容 CA的电荷为（ VDD+Vthn ）CA 。A点

21、的总电荷为 QA2=V_thnC_BOOT+(V_DD+V_thn)C_A （3） 同时根据电荷守恒又有 Q_B=Q_A-Q_A2 （4） 综合式（ 1）（ 4）可得 C_boot=fracV_DD+V_thnv_DD-v_thnCpar+fracv_thnv_DD -v_thnC_A=fracV_Bv_DD-v_thnCpar+fracV_thnv_DD- v_thnC_A （5） 从式（5）中可以看出， Cboot 随输入电压变小而变大，并且随B点电压 VB变大 而变大。而 B点电压直接影响 N4的导通电阻，也就影响驱动电路的上升时间。 因此在实际设计时， Cboot 的取值要大于式（ 5

22、）的计算结果，这样可以提高B 点电压，降低 N4导通电阻，减小驱动电路的上升时间。 P2、P4的尺寸问题 将公式（ 5）重新整理后得： V_B=(V_DD-V_thn)fracC_bootCpar-V_thnfracC_ACpar （6） 从式（ 6）中可以看出在自举升压周期内， A、B两点的寄生电容使得B点电位 降低。在实际设计时为了得到合适的B点电位，除了增加 Cboot 大小外，要尽量 减小 A、 B两点的寄生电容。在设计时，预充电 PMOS 管 P2的尺寸尽可能的取小， 以减小寄生电容 CA 。而对于 B点的寄生电容 Cpar 来说，主要是上拉驱动管N4 的栅极寄生电容， MOS 管

23、P4、N3的源漏极寄生电容只占一小部分。我们在前面 的分析中忽略了 P4的源漏电压， 因此设计时就要尽量的加大P4的宽长比，使其 在自举升压周期内的源漏电压很小可以忽略。但是P4的尺寸以不能太大，要保 证 P4的源极寄生电容远远小于上拉驱动管N4的栅极寄生电容。 阱电位问题 如图 3 所示， PMOS 器件 P2、P3、P4的 N-well 连接到了自举升压节点A上。这 样做的目的是，在自举升压周期内，防止他们的源/ 漏- 阱结导通。而且这还可 以防止在源 / 漏- 阱正偏时产生由寄生SRC引起的闩锁现象。 上拉驱动管 N4的阱偏置电位要接到它的源极，最好不要直接接地。这样做的目 的是消除衬底

24、偏置效应对N4的影响。 Hspice 仿真验证结果 驱动电路基于 Samsung AHP615 BiCMOS 工艺设计并经过 Hspice 仿真验证。在表 1 中给出了电路在不同工作电压、不同负载条件下的上升时间tr 和下降时间 tf 的仿真结果。在图5 中给了电路工作在输入电压1.5V、工作频率为 5MHz 、负载 电容 60pF条件下的输出波形。 结合表 1和图 5 可以看出，此驱动电路能够在工作电压为1.5V， 工作频率为 5MHz ， 并且负载电容高达60pF的条件下正常工作。它可以应用于低电压、高工作频率 的 DC DC转换器中作为开关管的驱动电路。 结论 本文采用自举升压电路，设计了一种BiCMOS Totem 结构的驱动电路。该电路基 于 Samsung AHP615 BiCMOS工艺设计，可在 1.5V 电压供电条件下正常工作，而 且在负载电容为 60pF的条件下，工作频率可达5MHz以上。