《基于可编程器件的PCM基群帧同步提取的设计.docx》由会员分享，可在线阅读，更多相关《基于可编程器件的PCM基群帧同步提取的设计.docx（3页珍藏版）》请在三一文库上搜索。
1、基于可编程器件的PCM基群帧同步提取的设计摘要：文章首先分析了PCM帧同步脉冲提取的一般性原理。在此基础上，针对复杂可编程器件的特点提出了一种新的帧同步脉冲提取的实现方法；并在Quartus21开发软件环境下，应用VHDL语言，在复杂可编程器件EPM7064SCL44-5上，实现了所提出的设计。该系统将所有的硬件电路集成在一个芯片上，其功能经过仿真验证，结果与预期的帧同步脉冲输出的时间间隔相一致。该系统可以在不改变整体结构的基础上，进行升级和维护。关键词：EPM7064SCL44-5器件；在系统可编程；帧同步识别；帧同步保护1 引言 大规模可编程器件（VLSI）【1】【2】工程是近几年迅速发展
2、起来的综合计算机软件、电路硬件、微电子技术等领域的现代电子电路设计学科。对VLSI器件的开发越来越受到业内人士的重视,它的应用范围在迅速扩大。本文在分析了PCM基群帧同步提取的本质特点后，提出了一种新的PCM编码32路时分复用基群【3】【4】【5】信号的帧同步信号提取的实现方法，并且下载到ALTERA公司的在系统可编程器件EPM7064SCL44-5【1】【2】上，进行了验证和测试。该设计将所有硬件电路集成在一个芯片上，克服了传统采用分离硬件电路实现而带来的抗干扰差和判决门限电平不容易调整等缺陷。 2帧同步识别的理论分析【5】【6】 在可靠的通信系统中，要保证接收端能够正确 解调出信息，必须要
3、有一个同步系统，以实现发送 端和接收端的同步，因此同步提取在通信系统中是至关重要的。本文设计的帧同步提取是在每一帧的前面加巴克码，时分复用信号是PCM30/32信号， 基群一帧的时间是125us,一帧分为32个时隙，其中第一个时隙是帧同步信号，第16个时隙是信令信号，其余30路供用户使用。每一个时隙以8个比特进行编码，一个比特的时间近似0.488ns,基群的信息速率为2.048MB。因为巴克码具有良好的自相关性和互相关性，当数据信息中的巴克码和本地同步头的码完全相同时，其相关峰最大。但这个峰值可能不会达到理论值，这是因为在数据传输中，数据流及同步头都要受到噪声的干扰。如假设巴克码为p(n)，第
4、n路数据是data(n)，数据中携带的噪声是N(n)，那么data(n) 和巴克码p(n)之间的循环互相关函数为： 式中，L是巴克码p(n)的长度。当data(n)正好与巴克码p(n)码对齐，即data(n)=p(n)十N(n) 时，有： 由于N(n)与巴克码p(n)是互不相关的，因此上式的前半部分相关值很小；而对于它的后半部分，当信号中的同步头与本地的巴克码p(n)完全对应，即p(n)=p(k+n)时，Rdp(k)将得到最大相关值。七位巴克码的尖锐的峰值可达17dB。 如图1所示，信号中的帧同步头为七位巴克码1110010，当数据信息S-IN中的巴克码和本地同步头1110010的码完全相同时
5、，系统输出一个峰值脉冲GAL, 通信系统的接收端通过检测这个尖锐的峰值，就可推定时分复用信号的一帧开头或结束。如上述分析可知，在数据传输中，数据流及同步头都要受到噪声的干扰。因此，在同步脉冲提取的系统中，还包括对输出同步脉冲的保护电路，提高系统的抗干扰性能。 3基于EPM7064SCL44-5器件的帧同步提取的设计 在系统编程技术ISP（In-System Programmability Programmable digital Circuits）【1】【2】是数字系统设计的新方法，它不需专用的编程器，而是直接在用户自己设计的目标系统中或线路板上对复杂可编程器件编程，即使设计者的硬件电路直接写
6、入可编程器件中。一旦写入，器件就直接执行设计者的硬件电路功能，而不靠执行程序指令工作；成为产品后还可根据用户的需要进行反复编程，便于局部修改和扩充电路功能。它的应用提高了产品的集成程度和可靠性【1】【2】。此处所使用的在系统可编程器件是美国ALTERA公司的EPM7064SCL44-5芯片，用一根七芯电缆将PC机的并行口与目标系统上的在系统编程器件相连接，便可对其编程。 本文设计首先采用“自顶向下” (TopDown)的模块化设计方法，从系统设计入手，在顶层进行系统功能模块的划分和结构设计；然后在底层一级用硬件描述语言VHDL进行行为描述、仿真、纠错，形成功能模块库；最后采用原理图的方式设计整
7、体系统，在系统一级进行整体功能验证【7】。在EPM7064SCL44-5大规模可编程器件上设计的顶层结构电路如图2所示。它主要由识别器模块、后方保护模块和帧同步脉冲的形成器、前方保护模块构成。 3.1识别器及后方保护模块 识别器模块是由二级模块的移位寄存移位寄存器、译码器、判决器构成，后方保护模块主要是顶层级中的选择器和RS触发器等组成。识别器模块的二级电路如图3所示。（1）移位寄存器的作用是将系统输入的NRZ数据流在位同步信号的上升沿作用下进行7位的串并转换，数据瞬时存储在7个移位寄存器中。寄存器的输出接法与帧同步的巴克码（1110010）相同，当数据流中的同步头与巴克码相同时，寄存器的输出
8、为七个1。该移位寄存器模块的主要VHDL语言程序如下： architecture a of sbq is signal tmp:std_logic_vector(6 downto 0); begin process(clk) begin if (clkevent and clk=1)then tmp(6)seltseltseltseltseltseltseltselt=b 时，判决器输出高电平，否则为低电平，这样就形成了识别脉冲GAL。选择器和判决器及rs触发器等构成对输出的帧同步脉冲的后方保护。 3.2帧同步脉冲的输出及前方保护模块 帧同步脉冲的输出及前方保护模块由钟控 rs触发器模块、32
9、分频、5分频及若干简单门电路组成。它们的连接关系如顶层结构图2所示。（1）钟控rs触发器有两个二级模块组成，如图5所示。钟控模块CLKCONTR控制触发器的使能引脚，当位同步输入信号CLK的第一个上升沿到来时，就将触发器的使能端RES置成高电平，使触发器能够工作时。（2）32分频器对32路时隙脉冲进行计数，即当PCM基群的32路信号的128个NRZ码输入时便有进位输出。在无干扰及信号中无类似同步头码元的情况下，它的进位周期与帧同步识别脉冲的周期相同。如果它们的相位也相同,就可将32分频器的进位脉冲当作同步脉冲输出。（3）5分频器完成帧同步脉冲的前方保护作用，同时与触发器配合对系统进行整体的调整
10、。当连续出现只有32分频器的进位输出，而无识别脉冲输出时，系统仍然有帧同步脉冲输出，即帧同步脉冲的前方保护。但最多允许5个同步脉冲输出之后，5分频计数器有进位输出，系统由同步维持态进入捕捉状态。这时触发器的R=1、S=0，触发器置0态， 触发器的Q端关闭系统的同步脉冲输出。同时通过选择器将门限提高为111值，作为识别器输出识别脉冲的门限值。当识别器有脉冲输出时，将32分频器和5分频器清零，同时将触发器置1态，触发器的Q端打开输出端与门，使同步脉冲到来时能够输出。这时32分频器的进位脉冲与信号中的同步头相一致，系统进入同步状态，触发器的输出通过选择器将门限降低为110值，作为识别器输出识别脉冲的
11、门限值。如果由于干扰或信号中有类似同步巴克码时，虽然识别器有输出，但是如果32分频器无进位脉冲输出，系统的输出端仍然没有同步脉冲输出。 4 仿真测试结果及分析 利用Quartus21设计软件系统和ALTERA 的ByteBlaster下载电缆，在一片可编程器件EPM7064SCL44-5上，只用了百分之三十的逻辑单元就实现了PCM时分复用的基群帧同步脉冲提取电路功能。电路仿真如图6所示，输入clk是的位同步时钟，输人datain是的PCM基群信号数据，输出zhenout是经过可编程器件内设计的电路提取的帧同步脉冲。此处仿真，位同步周期取10ns。由输出仿真波形可知，经过2.5us的帧同步捕捉后
12、，每过32路信号后输出一个帧同步脉冲。功能仿真结果与预期的帧同步脉冲输出的时间间隔相一致。 5 结束语 本文在分析了PCM基群帧同步提取的本质特点后，针对大规模复杂可编程器件的特点，提出了一种新的帧同步提取的实现方法。在Quartus21设计环境下，应用VHDL语言，在EPM7064SCL44-5可编程器件上，实现了由帧同步识别器模块、帧同步后方保护模块及前方保护模块和帧同步脉冲形成器模块构成的PCM30/32基群信号的帧同步提取的电路设计。此处的设计将所有的硬件电路集成在一个芯片上，克服了传统采用分离硬件电路实现而带来的抗干扰差和判决门限电平不容易调整等缺陷。由于在系统可编程器件可反复编程的
13、特点，决定了本文的设计系统可以在不改变整体结构的基础上，进行升级和维护。 参考文献 【1】 宋万杰，罗丰.CPLD技术及其应用.西安：西安电子科技大学出版社，1999，7. 【2】 曾繁泰，陈美金.VHDL程序设计.北京：清华大学出版社，2002，5. 【3】 John G.Proakis.DigitalCommunications.Beijing: Publishing House of Electronics Industry,2001. 【4】 D Koulakiotis, et al. Data detection techniques for DS/CDMA mobile syste
14、ms : A review .IEEE Per Comm.June2000:24-34. 【5】 樊昌信，张甫诩，徐炳祥，吴成河.通信原理.北京：国防工业出版社，2001，5. 【6】 A.Bruce Carlson, Paul B.Crilly, Janet C.Rutledge. Communication Systems.Beijing:Higher Education Press,2002. 【7】 王素珍.基于FLEX20K器件的采样电压测量的研究.电子测量与仪器学报，预定2006，3. 王素珍.基于可编程器件的ISD系列SPI串口通信接口的设计.微电子学与计算机，预定2005，10.