《HDL 中的技巧.pdf》由会员分享，可在线阅读，更多相关《HDL 中的技巧.pdf（11页珍藏版）》请在三一文库上搜索。
1、HDL 中的技巧中的技巧 1、 显示或隐藏属性：显示或隐藏属性： 若在 Symbol 建立时没有设置的属性或在 PTF 中没加入的属性， 是无法操作 的，例如：JEDEC_TYPE 很多元件设定有封装，但却没有加入这个属性，因此 以下操作对这些元件无效。 这是 2SC2240 的属性设置。 下面是其 PTF 表的属性设置， 黑体是 KEY 属性： 在 HDL 中 PTF 文件中的 KEY 属性是缺省要显示的，会使原理图混乱，办 法是： 1、要在原理图中不显示 KEY 属性(如：JEDEC_TYPE 属性的方法是：在元 件的 symbol 中加入 JEDEC_TYPE 属性，其 value=?，
2、visibilityinvisible) 这样它就不会显示了。 2、原图是 这个图的属性：PART_NAME(NPN)、JEDEC_TYPE(TO92_BCE、0805)是后 来让其显示的，用以说明效果。点击 GroupCreateBy Expression出现： OK 后出现的是： 注意：红色文字的区别，带“”号的是临时的，若有操作将消失。用这个 功能可以查看所有元件的属性。 重 复 操 作GroupCreateBy Expression 输 入JEDEC_TYPE ， 再 用 Group/Display Property/Invisible； GroupCreateBy Expressio
3、n输入 PART_NAME 再 Group/Display Property/Invisible 结果是： JEDEC_TYPE 和 PART_NAME 消失了。 注：PART_NAME 是做元件时的 PACKAGE 名。 3、TextGlobal Property Display 输入 property=JEDEC_TYPE，property=*， property invisible=value；仿照上述输入 power 属性的结果是： 属性加上来了。再看： 结果是： 4、对于 PIN_NUMBER 的属性代码是$PN，在上面的对话框中用$PN 代替就 行。 5、若 Sysmbol 绘制时
4、 PIN_NUMBER 设置为可见， 那么加进原理图时就会出 现。应在 Tool/Option 的 Text 选项卡下 PIN Property 设置为 Invisible。若 是在设置前加入了元件，用$PN 隐藏。 6、正常情况下当原理图打包时一般会产生引脚号到原理图中， 消除方法是打 包时点击 Advance 在 From Layout 选项卡下取消 Annotate 下的 PIN 选中。 但必须在打包前设置才有效，否则不会删除已生产的。只能用 Global Property Visibility 来隐藏。 2、属性问题、属性问题 1、库中有个问题就是：若用了 standard 或 sou
5、rce 库中的一般的或仿真电源或地(有 BODY_TYPE(=plumbing)和 HDL_POWER(=VCC 或 GND)属性)。 HDL_POWER 属性使原理 图不生成 vlog004u.sir 文件(E-STUDIO 要用)。BODY_TYPE=plumbing 不生成 entity 文件夹 (vlog004u.sir)放在里边。所以人要转换原理图就不能用系统自带的 VCC 和 GND。这也带来 一个缺点就是 VCC 和 GND 在 PCB 和原理图中不再有 POWER 的作用，只是符号。这样就 可以将其导出到 E-Studio 中存为 Capture 文件。 2、Symbol 带
6、PACK_IGNORE=TRUE 属性时可以不要封装就可以导出网表。所以 VCC 和 GND 有这属性。而 concept HDL 的 VCC 是没有 PACK_IGNORE 属性的（要封装O） 。 3、图纸带有一个属性，COMMENT_BODYTURE 否则不是图纸而是元件，会出错。 4、一般新建元件应有下属性： $LOCATION=?(位号即元件的标号否则手工标号麻烦) VALUE=?（在 PTF 中明确） VOLTAGE=？对于电源符号必须有 PART_NAME 当新建元件时它=PACKAGE 取的名，缺省显示，因此加上它使 visibility=Invisible 可以省掉一些麻烦。
7、3、Symbol 超过图纸大小超过图纸大小 常见于图纸类 Symbol。在 Part Develop 中的 Setup 下 Symbol 中改图纸大小就可。 4、GRID 的选择的选择 上图是缺省的设置， 做 Symbol 时用的是 Symbol Grid 此处是缺省的 0.050Inchs=50MILS, 显示是每隔 10 个显示即 500MILS 显示。而画原理图时用的是 Logic Grid 是 100MILS，因此 会出现当引脚在奇数格点上时(在 Part Developer 中看到)见放不到标准 Logic 格点的情况。 必 须将引脚放到偶数格点上。如下图： 或者是将 Logic G
8、rid 改为 0.05。不建议修改 Symbol Grid，因为这样仅仅解决了自建库 的问题，却会使 Cadence 自带的库使用出现问题。 5、PTF 表表 什么样的元件适合于建立 PTF 呢？有大量在加入元件时要修改的属性如：封装、值等。 一般集成电路做 PTF 并不省力。在用 PTF 编辑器做好系列元件中的一个，再用文本编辑器 打开*.PTF。按格式加上你要用的元件，在 Add Component 对话框中 Reload PTF 就行了。 对于没有 PTF 而有多个封装的元件，在 PACKAGE 下名称中有“PART_NAME”的是 缺省封装，删除它在其它封装处 Add Default
9、就改变了缺省值。 = = :VALUE | POWER | JEDEC_TYPE = PART_TYPE | SERIES | DESCRIPTION | TOLERANCE | PART_NUMBER ; = = 10k | 1/8W | 0805(RES-SMD-10K-1/8W) = smd | E-12 | resister | 2% | 12k | 1/8W | 0805(RES-SMD-12K-1/8W) = smd | E-12 | resister | 2% | 13k | 1/8W | 0805(RES-SMD-13K-1/8W) = smd | E-24 | resiste
10、r | 2% | 15k | 1/8W | 0805(RES-SMD-15K-1/8W) = smd | E-12 | resister | 2% | 16k | 1/8W | 0805(RES-SMD-16K-1/8W) = smd | E-24 | resister | 2% | 18k | 1/8W | 0805(RES-SMD-18K-1/8W) = smd | E-12 | resister | 2% | 20k | 1/8W | 0805(RES-SMD-20K-1/8W) = smd | E-24 | resister | 2% | 22k | 1/8W | 0805(RES-S
11、MD-22K-1/8W) = smd | E-24 | resister | 2% | 24k | 1/8W | 0805(RES-SMD-24K-1/8W) = smd | E-24 | resister | 2% | 27k | 1/8W | 0805(RES-SMD-27K-1/8W) = smd | E-12 | resister | 2% | 30k | 1/8W | 0805(RES-SMD-30K-1/8W) = smd | E-24 | resister | 2% | 33k | 1/8W | 0805(RES-SMD-33K-1/8W) = smd | E-12 | resi
12、ster | 2% | 39k | 1/8W | 0805(RES-SMD-39K-1/8W) = smd | E-12 | resister | 2% | 47k | 1/8W | 0805(RES-SMD-47K-1/8W) = smd | E-12 | resister | 2% | 56k | 1/8W | 0805(RES-SMD-56K-1/8W) = smd | E-12 | resister | 2% | 68k | 1/8W | 0805(RES-SMD-68K-1/8W) = smd | E-12 | resister | 2% | 82k | 1/8W | 0805(RE
13、S-SMD-82K-1/8W) = smd | E-12 | resister | 2% | 36k | 1/8W | 0805(RES-SMD-36K-1/8W) = smd | E-24 | resister | 2% | 43k | 1/8W | 0805(RES-SMD-43K-1/8W) = smd | E-24 | resister | 2% | 51k | 1/8W | 0805(RES-SMD-51K-1/8W) = smd | E-24 | resister | 2% | 62k | 1/8W | 0805(RES-SMD-62K-1/8W) = smd | E-24 | r
14、esister | 2% | 75k | 1/8W | 0805(RES-SMD-75K-1/8W) = smd | E-24 | resister | 2% | 91k | 1/8W | 0805(RES-SMD-91K-1/8W) = smd | E-24 | resister | 2% | 10.2k | 1/8W | 0805(RES-SMD-10.2K-1/8W) = smd | E-12 | resister | 2% | 10.5k | 1/8W | 0805(RES-SMD-10.5K-1/8W) = smd | E-12 | resister | 2% | 10.7k | 1
15、/8W | 0805(RES-SMD-10.7K-1/8W) = smd | E-12 | resister | 2% | 11.3k | 1/8W | 0805(RES-SMD-11.3K-1/8W) = smd | E-12 | resister | 2% | 11.5k | 1/8W | 0805(RES-SMD-11.5K-1/8W) = smd | E-24 | resister | 2% | 11.8k | 1/8W | 0805(RES-SMD-11.8K-1/8W) = smd | E-24 | resister | 2% | 12.1k | 1/8W | 0805(RES-S
16、MD-12.1K-1/8W) = smd | E-24 | resister | 2% | 12.4k | 1/8W | 0805(RES-SMD-12.4K-1/8W) = smd | E-24 | resister | 2% | 10k | 1/4W | 1206(RES-SMD-10K-1/4W) = smd | E-12 | resister | 2% | 12k | 1/4W | 1206(RES-SMD-12K-1/4W) = smd | E-12 | resister | 2% | 13k | 1/4W | 1206(RES-SMD-13K-1/4W) = smd | E-24
17、| resister | 2% | 15k | 1/4W | 1206(RES-SMD-15K-1/4W) = smd | E-12 | resister | 2% | 16k | 1/4W | 1206(RES-SMD-16K-1/4W) = smd | E-24 | resister | 2% | 18k | 1/4W | 1206(RES-SMD-18K-1/4W) = smd | E-12 | resister | 2% | 20k | 1/4W | 1206(RES-SMD-20K-1/4W) = smd | E-24 | resister | 2% | 22k | 1/4W | 1
18、206(RES-SMD-22K-1/4W) = smd | E-24 | resister | 2% | 24k | 1/4W | 1206(RES-SMD-24K-1/4W) = smd | E-24 | resister | 2% | 27k | 1/4W | 1206(RES-SMD-27K-1/4W) = smd | E-12 | resister | 2% | 30k | 1/4W | 1206(RES-SMD-30K-1/4W) = smd | E-24 | resister | 2% | 33k | 1/4W | 1206(RES-SMD-33K-1/4W) = smd | E-
19、12 | resister | 2% | 39k | 1/4W | 1206(RES-SMD-39K-1/4W) = smd | E-12 | resister | 2% | 47k | 1/4W | 1206(RES-SMD-47K-1/4W) = smd | E-12 | resister | 2% | 56k | 1/4W | 1206(RES-SMD-56K-1/4W) = smd | E-12 | resister | 2% | 68k | 1/4W | 1206(RES-SMD-68K-1/4W) = smd | E-12 | resister | 2% | 82k | 1/4W
20、| 1206(RES-SMD-82K-1/4W) = smd | E-12 | resister | 2% | 36k | 1/4W | 1206(RES-SMD-36K-1/4W) = smd | E-24 | resister | 2% | 43k | 1/4W | 1206(RES-SMD-43K-1/4W) = smd | E-24 | resister | 2% | 51k | 1/4W | 1206(RES-SMD-51K-1/4W) = smd | E-24 | resister | 2% | 62k | 1/4W | 1206(RES-SMD-62K-1/4W) = smd |
21、 E-24 | resister | 2% | 75k | 1/4W | 1206(RES-SMD-75K-1/4W) = smd | E-24 | resister | 2% | 91k | 1/4W | 1206(RES-SMD-91K-1/4W) = smd | E-24 | resister | 2% | 10.2k | 1/4W | 1206(RES-SMD-10.2K-1/4W) = smd | E-12 | resister | 2% | 10.5k | 1/4W | 1206(RES-SMD-10.5K-1/4W) = smd | E-12 | resister | 2% |
22、10.7k | 1/4W | 1206(RES-SMD-10.7K-1/4W) = smd | E-12 | resister | 2% | 11.3k | 1/4W | 1206(RES-SMD-11.3K-1/4W) = smd | E-12 | resister | 2% | 11.5k | 1/4W | 1206(RES-SMD-11.5K-1/4W) = smd | E-24 | resister | 2% | 11.8k | 1/4W | 1206(RES-SMD-11.8K-1/4W) = smd | E-24 | resister | 2% | 12.1k | 1/4W | 1
23、206(RES-SMD-12.1K-1/4W) = smd | E-24 | resister | 2% | 12.4k | 1/4W | 1206(RES-SMD-12.4K-1/4W) = smd | E-24 | resister | 2% | 10k | 1/4W | R025W(RES-DIP-10K-1/4W) = DIP | E-12 | resister | 2% | 12k | 1/4W | R025W(RES-DIP-12K-1/4W) = DIP | E-12 | resister | 2% | 13k | 1/4W | R025W(RES-DIP-13K-1/4W) =
24、 DIP | E-24 | resister | 2% | 15k | 1/4W | R025W(RES-DIP-15K-1/4W) = DIP | E-12 | resister | 2% | END_PART END. 6、不可修改属性、不可修改属性 在 HDL 中若元件有 PTF 表， 那么对应 PTF 表的 KEY 属性表现为不可修改， 是因为 ALLOW_PROPERTY_LOCKING=ON 的原因， 它位于每个项目下的*.cpm 文件中。 ALLOW_PROPERTY_LOCKING ON 改为 OFF 后就可以修改了。缺省没有 ALLOW_PROPERTY_LOCKING 属性
25、，在 START_CONCEPTHDL 这一段中加入 ALLOW_PROPERTY_LOCKING OFF，存盘就可 以修改了。但要注意改动后的元件 PTF 表中一定要有，也不是随意改的。 ALLOW_PROPERTY_LOCKING OFF 7、PATH 的作用的作用 PATH属性在一个Project中是唯一的。 对于有多个Slot的元件， HDL按PATH 值顺序将其组合为一个 PACKAGE。可以利用这点，比如运放，我们可以用它按 小信号、强信号、数字、模拟重组，然后 Export Physical 就行了，十分方便。 8、SIZABLE 的用法的用法 Sizable 元件应先 Copy
26、 一个 Slot 的 Symbol，再 Paste，最后 SET SIZE 系 统自动加上 HAS_FIXED_SIZE 属性，这属性只能在原理图中可见。 8、层次设计、层次设计 Inport 和 outport 不能用在第一页，但 New 新页中用没问题。 文 件 建 于 study.cpm 的 TOP.sch 调 用 的 是 reuse.cpm 文件中的 source15v 的 sym_1。 这是调用的模块 source15v： 左边是放置元件这是放 Module。都是调用的 source15v 模块。 三个模块均放在各自的 ROOM 中，这是个优点。甚至可以把线拉完再用。 过程是，新建
27、prject 后，New 一个新页 save as 为 source15v，画图。其中 IN 和 OUT 符号有 OFFPAGE 属性，是页间连接符。注：OFFPAGE 不能用，它有个属 性是 COMMENT_BODY(和图框一样)不产生电气连接。从模块生成 Symbol 用 Generate View，完成后在该模块的 CELL 中会出现 sym_1 这是个 Symbol。当前 很明显我们可以将项目作为一个“元件库”；它放在 Worklib 目录中。 在 Project Manager 中 Setup 改变当前设计为 source15v(否则因没有顶层 设计不会产生网表。在生成网表时要在 A
28、DVANCE 的 SUBDESIGN 中 Generate Subdesign 里输入要生成的名(如 source15v)。然后在 PCB 中放入元件，点 Tool/Generate Module,用 Find 面板 More 选择要用重用的元件。要全部重用点 选右键菜单的 Temp Group，删掉错选的按住 Ctrl 键。Done 后点选原点。Save As 对话框出现存为 source15v。 新设计中 *Cds.lib 加上 define worklib */worklib，为原理图路径。 *指定 PCB 的 ModulePATH。 *在导出网表时在 ADVANCE 的 SubDesi
29、gn 中的 Force Subdesign 栏填入重用 的模块名，Generate Subdesign 中删除不应有的。 说明： *Generate Subdesign 在 Package 中生成 Subdesign 状态文件。 *Force Subdesign 应用Subdesign状态文件中的Package到每个Subdesign “Symbol”中。 *Use Subdesign 应用 Subdesign 的状态文件到新的 Subdesign，这允许在新 的 Subdesign 中用新的封装而不影响其它 Subdesign。 体会：显然 HDL 中每个设计都可以看作是一个库。指明路径后，在新设计中 open 选择加入的 worklib 中的 sch 文件打开，用 Group Copy 的方法，HDL 自动 将元件变为刚加入时状态。或用 Module 的办法。