《MPC850中复位逻辑和CPM协议切换的CPLD实现.docx》由会员分享，可在线阅读，更多相关《MPC850中复位逻辑和CPM协议切换的CPLD实现.docx（11页珍藏版）》请在三一文库上搜索。
1、MPC850中复位逻辑和CPM协议切换的CPLD实现MPC850中复位逻辑和CPM协议切换的CPLD实现摘要：介绍了用CPLD辅助设计在嵌入系统中进行曲MPU复杂逻辑功能设计的总体方案，给出了通过对XC95144中复用控制寄存器进行配置以实现MPU复位逻辑和CPM协议切换的实现方案和设计要点。关键词：MPUCPMCPLD复位逻辑性I/O口MPC8501引言近年来，微处理器在嵌入式系统研发中所占地位越来越重要，很多应用场合对MPU的处理速度、集成密度也提出了更高的要求。Po墀werPC系列MPU是Motorol靼a公司推出的面向嵌入式应用的专用MP佾U，它在片内集成了基于RISC体系的馋微处理器
2、的内核和支持多种通信协议的通做信处理器，具有强大的通信和网络协议处亟理能力，可广泛应用于通信和网络产品中恐。CPLD是一种复杂的用户可编程逻辑傥器件，和FPGA相比，由于采用连续连苡接结构，易于预测延时，从而使电路仿真遂更加准确。近年来，由于采用先进的集成筇工艺和大批量生产，CPLD器件成本不霹断下降，集成密度、速度和性能大幅度提勘高，一个芯片就可以实现一个复杂的数字铃电路系统，再加上使用权方便的开发工具，因此使用权CPLD器件可以极大地缩汀短产品开发周期，给设计修改带来很大方伢便。嵌入式系统常用MPU和CPLD联合设计。现以PowerPC系列MPC850和XILINX公司的X兹C95144X
3、L为例来介绍实现MPU钉功能的CPLD辅助设计方法。实际上，垓MPC850的外部复位和通信模块的设计在整个系统设计中占用重要地位，也是加调试硬件中最容易出问题的环节。本文将庥对MPC850的外部复位逻辑和通信模蚍块的复用作一探讨，并给出了这两部分的漕CPLD逻辑实现方法。2MPC8明50的复位逻辑和CPLD实现2塥1复位逻辑MPC850内部的复位渐时钟具有复位控制逻辑，以及决定复位起因、同步和相应复位的逻辑模块。概括起窍来，MPC850总共具有以下复位源：*上电复位；*外部硬复位；*内部硬复位：包括失锁、软件看门狗复督位、校验停复位、调试口硬复位；*酪JTAG复位；*外部软复位；茯*内部软件复
4、位：指调试口软复位。佞设计中需要用户参与的主要是上复位饫和外部硬复位。其中上电复位的复位过程朐如下：产生上电复位信号PORESETPORESET有效，CPU配孔置SCCR寄存器，PORESET保持时间至少在3s以上。PORES蠛ET无效后，CPU采用MODCK并锁裱存，同时初始化时钟。CPU驱动H捶RESET和SRESET信号512个蝰时钟周期，512周期结束后，如果RS海CONF信号接低，则CPU从数据总线衮上采样配置数据，并将内部产生的HRESET和SRESET信号置为无效；如筚果RSCONF信号接高，则CPU按内怛部缺省值进行配置。计数器计数16个时钟周期，然后采样外部硬复位信号和觉外部
5、软复位信号，如果存在职效的外部硬由复位信号或软复位信号，则计数器清0，修并重新计数，否则跳出，执行正常操作。系统中硬件复位主要用于在CPU感知戎外部硬复位信号有效后，产生内部硬复位鞋信号，然后按照上述上电复位步骤从第4步开始执行。其时序图如图1所示。庋可见，相比一些常用的MPU器件，MP窘C850的复位逻辑比较复杂，而且对复位控制的时序有严格的要求。通常的设计堕需要较多的外部器件来实现逻辑控制，而采用一片CPLD则只需编写简单的代码峥就可以了，且易于调度。本应用于设计采用XILINX公司的XC95144XL进行逻辑设计。22基于CPL洧D的实现方法。设计时，将MPC8怫50的复位信号连接到XC
6、95144XL的连接方法如图2所示。该方案中畴CPLD的上电复位设计过程如下：娩系统上电后，上电复位poreset由鹉XC95144XL产生，为了使MPC海850得到可靠的复位，这个延迟时间通膻常比要求的3s要大一些。MODCK配置可一直固定。poreset信滢号无效后，MPC850会采样MODC兆K并驱动HRESET信号512个时钟佬周期。需要注意的是这个时间由MPC8风50控制的，CPLD不作逻辑实现。然鞭后MPC850开始采样总线上的32b托it配置数据。这时不能马上驱动总线数俞据线，应延迟若干时钟周期后驱动，经应喂用证明延迟8个时钟周期以上可以满足要懒求。驱动总线配置数据16个时钟周期
7、后把总线置为高阻态，上电复位结束。手动复位的逻辑实现主要考虑的是对赃按键的复位作抗抖动处理，以防止多次短柞暂接触对系统造成反复复位，可以在代码咚中加入一个RS触发顺来实现抗抖。本设计采用VHDL语言实现，限于篇祉幅代码省略。需要注意的是：在总线数据配置时，不能采用顺序执行语句，而只有札应用并发语句执行才能得到正确的配置。挢如：d-512个时钟周期后，再等待8个时钟周期将初始配置字推至数据嵩线-采用条件代入语句的并发描述胴而如果采用顺序描述语句：if脑flag=truethendel腮sed则配置字将得不到正确读取。氆这一点需要特别注意。3MPC收850通信的CPLD实现31MPC850CPM的
8、应用MPC85酐0的CPM模块支持7个串行通道，其中翔包括：2个串行管理控制器SMC、2个蜇串行通信控制器SCC、1个USB信道茶、1个I2C端口和1个串行外围接口S扑PI。在实际应用中，可通过设置模棵式寄存器的相关控制位来决定各个通道应彼该采用的协议。各信道的接口通过MPC虺850的并行I/O口PA、PB和PC与外设进行连接，这些I/O口对应的协舭议需要对端口的引脚配置寄存器和数据方坭向寄存器进行配置，但由于端口数量的限制，所有的通信协议不可能被同时支持，溆因此受I/O口限制，若干协议不能同时被使用。故此，在使用这些I/O口，就荤存在复用和互斥的问题。表1给出了各I滏/O口和通信协议的对应关
9、系。呔表1MPC850端口复用一览表复荽用I/O协议1协议2协议3PA8串口拆2RS485ISDNPA9串口2RS厂485ISDNPA7以太网2ISDN耕PA5以太网2HDLCISDNPB3韧0以太网2SPIHDLCPB29以太报网2SPIHDLCPB27I2CAT纶MPB26I2CATMPC13以太网欲2TDMAATMPC11USBATM竹PC10USBATMPC7USBATMPC6USBATMPC5以太网2I窕SDNHDLCPC4以太网2ISDN逢HDLC312下一页将M绻PC850需要复用的I/O端口全部连忑接到XC95144XL的可编程I/O口，然后将外部连接的各通信端口也连接列到XC
10、95144XL的可编程I/O口豫。这样，当MPC850需要切换到某个巾外部端口时，除设置内部相关寄存器外，牍通过数据和地址线控制XC95144X蒯L内部的复位控制寄存器就可以完成I/篙O口的切换。余下的工作就是了解复用控尼制寄存器的结构和CPLD的读写时序。业这样，通过对各位的设置就能开关相应I/O口。图3和图4分别是CPLD的读写时序和复用控制寄存器的位定义结构图。4结总结本文介绍了MPU和CPLD在嵌入式设计中的综合应用方法，同时提供昶了一种简单的实现方案，随着VLSI集颢成度和功能的不断增强，MPU和CPLD的结合应用远不止文中提到的这些。随蠓着先进集成工艺和大批量生产的出现，C阆PLD器件的成本也不断下降，其集成密度、速度和性能也将大幅提高。另外，其氚CPLD器件的设计灵活性也使得它能够孰完成许多更多复杂的在片设计，从而极大倚地扩展了MPU的功能，增强了系统的易亲裁减特性，而这切都无颖将充分提升设计蔌人员的创造空间。MPC85剪0中复位逻辑和CPM协议切换的CPLD实现一文由中国教育站摘录，11 / 11