《MOS反相器.ppt》由会员分享，可在线阅读，更多相关《MOS反相器.ppt（36页珍藏版）》请在三一文库上搜索。
1、1,第七章 MOS反相器,MOS反相器特性的分析是MOS基本逻辑门电路分析的重要基础,。,2,基本知识提示：,0 K (VGS-VT)2 K 2(VGS-VT) VDS-VDS2,NMOS PMOS 增强型 耗尽型 四端器件,衬底偏置效应：,沟道长度调制效应(短沟效应):,3,7.1 电阻负载NMOS反相器1. 结构和工作原理,VOH=VDD,(VDDVOH)/RL=0,Vi为低电平VOL时，MI截止,Vi为高电平VOH时，MI非饱和,4,7.1 电阻负载NMOS反相器2. 基本特性,RL若小：VOL高，功耗大， tr小; W/L若小(即KI小)：VOL高，功耗小,，tf大。,5,7.2 E/
2、E饱和负载NMOS反相器1. 结构和工作原理,VOH=VDDVTL,KL(VDD-VOH-VTL)2=0,Vi为低电平VOL时,MI截止,ML饱和,Vi为高电平VOH时,MI非饱和,ML饱和,6,7.2 E/E饱和负载NMOS反相器2.单元特点,(1)VOH比电源电压VDD低一个阈值电压Vt（有衬底偏置效应）；,(3) ML和MI的宽长比分别影响tr和tf。 (4)上升过程由于负载管逐渐接近截止，tr较大。,(2)VOL与R有关，为有比电路；,7,7.3 E/E非饱和负载NMOS反相器1. 结构和工作原理,VOH = VDD,KL2(VGG-VOH -VTL)(VDD -VOH) - (VDD
3、 -VOH) 2 = 0,VGG VDD +VTL,Vi为VOL时，MI截止，ML非饱和,8,7.3 E/E非饱和负载NMOS反相器1. 结构和工作原理(续),Vi为VOH时，MI非饱和，ML非饱和,9,7.3 E/E非饱和负载NMOS反相器 2.单元特点,(1)双电源 (2) VOH =VDD (3)VOL与R有关，为有比电路； (4) VGG越高，tr越小，但是VOL越大、功耗越大。,10,7.4自举负载NMOS反相器1. 结构和自举原理,初始状态： VI=VOH，Vo=VOL MB、ML饱和、MI非饱和,有比电路,VGL=VDDVTB,11,7.4自举负载NMOS反相器1. 结构和自举原
4、理(续),自举过程： Vi 变为VOL ,MI截止,Vo上升， VGL随Vo上升(电容自举)， MB截止,ML逐渐由饱和进入 非饱和导通，上升速度加快。,自举结果： tr缩短，VOH可达到VDD。,12,7.4自举负载NMOS反相器2. 寄生电容与自举率,VGL CO = VGSL CB VGL = VGSL + Vo,由于寄生电容CO的存在：,应尽可能较小寄生电容Co，使达到80%以上。,13,7.4自举负载NMOS反相器3. 漏电与上拉,自举电路中的漏电，会使自举电位VGL下降(尤其是低频)，最低可降到：VGL=VDDVTB ， 因而ML变为饱和导通，输出VOH降低：VOH=VDDVTBV
5、TL 为了提高输出高电平，加入上拉元件MA (或RA)。,14,7.5 E/D NMOS反相器1. 结构和工作原理,VOH = VDD,KD2(0 -VTD)(VDD -VOH)- (VDD -VOH) 2 = 0,Vi为VOL时，ME截止，MD非饱和,MD 为耗尽型器件， VTD 0，,15,7.5 E/D NMOS反相器1. 结构和工作原理（续）,有比电路（近似于无比电路）,Vi为VOH时，ME非饱和，MD饱和,16,7.5 E/D NMOS反相器2.单元特点,(1)VOH比可达到电源电压VDD (2)VOL与R有关，但是VTD是关键的因素，近似于无比电路，面积小。 (3)上升过程由于负载
6、管由饱和逐渐进入非饱和， tr缩短，速度快。,17,7.6 CMOS反相器1. 结构和工作原理,Vi为VOL时，MN截止，MP非饱和,-Kp 2(VOL- VDD -VTP) (VOH-VDD ) (VOH-VDD ) 2 = 0,VOH = VDD,Vi为VOH时，MN非饱和，MP截止,Kn2(VOH-VTN)VOL-VOL2 =0,VOL=0,无比电路,MP 为PMOS,VTP 0,18,7.6 CMOS反相器2.电压传输特性及器件工作状态表,19,7.6 CMOS反相器3.噪声容限,(1)指定噪声容限,VNMmax=minVNMHmax, VNMLmax ,20,7.6 CMOS反相器3
7、.噪声容限（续）,(2) 最大噪声容限,VNMH=VOH-V* =VDD-V*,VNML=V*-VOL=V*,当V*为Vdd/2时，噪声容限为最大（Vdd/2）,V*将随着o的变化而向相反方向变化,NMOS和PMOS都饱和时有:,记作V*,21,7.6 CMOS反相器4.瞬态特性,Vo,CL为负载电容，带负载门数越多， 连线越长，CL越大，延迟越大。,22,7.6 CMOS反相器4.瞬态特性（续1）,(1)上升时间,KP越大 tr越小,tr = tr1 + tr2,23,7.6 CMOS反相器4.瞬态特性（续2）,(2)下降时间,KN越大 tf越小,tf = tf1 + tf2,24,7.6
8、CMOS反相器4.瞬态特性（续3）,(3)平均对延迟时间,tpd =(tpHL + tpLH )/2,25,7.6 CMOS反相器5.功耗特性,(1) 静态功耗PS 理想情况下静态电流为0，实际存在漏电流（表面漏电，PN结漏电），有漏电功耗： PS = IosVDD,CMOS电路功耗由三部分组成：静态功耗、瞬态功耗和节点电容充放电功耗。,设计时应尽量减小PN结面积,26,反相器直流传输特性,27,7.6 CMOS反相器5.功耗特性（续1）,(2)瞬态功耗Pt,由于节点都存在寄生电容，因而状态转换时输入波形有一定的斜率，使NMOS和PMOS都处于导通态，存在瞬态电流，产生功耗：,设计时应尽量减小
9、tr和tf,28,7.6 CMOS反相器5.功耗特性（续2）,(3)电容充放电功耗Pc,在状态转换过程中，结点电位的上升和下降，都伴随着结点电容的充放电过程，产生功耗：,设计时应尽量减小节点寄生电容,Pc = CL VDD 2,29,7.6 CMOS反相器7.最佳设计,(1)最小面积方案,芯片面积 A=(Wn Ln+ Wp Lp) 按工艺设计规则设计最小尺寸 Lp = Ln Wp = Wn 面积小、功耗小、非对称延迟,(2) 对称延迟方案,上升时间与下降时间相同tr = tf 应有：Kp = Kn，一般取：Lp=Ln则有：Wp/ Wn =n /p 2,30,7.6 CMOS反相器7.最佳设计,(3)对延迟最小方案（Tpd最小）,一般取：Lp = Ln Wp/Wn =12 CL=CE+(Wp Lp + Wn Ln) Cg0,31,7.6 CMOS反相器7.最佳设计,(4)级间最佳驱动方案,设：级间尺寸比为，CL/Cg = 驱动相同负载延迟为,一般取 = 25,则：每级门延迟为，总延迟 为N, N=，N=ln/ln,可见： =e时，总延迟最小,因此有： N = ln(/ln),32,7.6 CMOS反相器8.单元版图示例,33,动态有比反相器,动态无比反相器,34,采样保持方式的动态无比反相器,35,简单的漏举电路,36,第七章结束,谢谢,