《微电子器件与工艺课程设计报告——npn双极型晶体管的设计.docx》由会员分享，可在线阅读，更多相关《微电子器件与工艺课程设计报告——npn双极型晶体管的设计.docx（34页珍藏版）》请在三一文库上搜索。
1、目录1.课程设计目的与任务42.课程设计的基本内容42.1 npn双极型晶体管的设计42.2课程设计的要求与数据43.课程设计原理43.1晶体管设计的一般步骤53.2晶体管设计的基本原则54.晶体管工艺参数设计64.1晶体管的纵向结构参数计64.1.1 集电区杂质浓度的确定64.1.2 基区及发射区杂质浓度74.1.3 各区少子迁移率及扩散系数的确定74.1.4 各区少子扩散长度的计算84.1.5 集电区厚度的选择94.1.6 基区宽度的计算94.1.7扩散结深 124.1.8杂质表面浓度 134.1.9 芯片厚度和质量134.2 晶体管的横向设计134 .2 .1 晶体管横向结构参数的选择1
2、34.3 工艺参数计算144.3.1 晶体管工艺概述144.3.2基区硼预扩时间154.3.3基级氧化层厚度164.3.4基区硼再扩散时间计算164.3.5发射区预扩散时间174.3.6发射区再扩散的时间174.3.7基区氧化时间184.3.8发射级氧化层厚度184.4设计参数总结195.工艺流程图206.生产工艺流程216.1 硅片清洗216.1.1 清洗原理216.1.2硅片清洗的一般程序216.2氧化工艺226.2.1 氧化原理226.2.2基区氧化的工艺步骤23 6.2.3测量氧化层厚度236.3 第一次光刻工艺（光刻基区）246.3.1 光刻原理246.3.2 工艺步骤246.4 基
3、区硼扩散工艺266.4.1 硼扩散原理266.4.2 硼扩散工艺步骤266.5发射区氧化的工艺步骤266.6第二次光刻工艺（光刻发射区）276.7发射区磷的扩散276.7.1 磷扩散原理276.7.2 磷扩散工艺步骤286.8引线孔氧化的工艺步骤296.9 第三次光刻（光刻引线孔）306.10引线孔金属化316.10.1集成电路对金属化材料特性的要求316.10.2金属化步骤316.11光刻金属电极327. 心得体会328. 参考文献33微电子器件与工艺课程设计报告npn双极型晶体管的设计1.课程设计目的与任务微电子器件与工艺课程设计是有关微电子器件和工艺知识的综合应用的课程，使我们系统的掌握
4、半导体器件，集成电路，半导体材料及工艺的有关知识的必不可少的重要环节。其目的是使我们在熟悉晶体管基本理论和制造工艺的基础上，掌握晶体管的设计方法。要求我们根据给定的晶体管电学参数的设计指标，完成晶体管的纵向结构参数设计晶体管的图形结构设计材料参数的选取和设计等设计过程的训练，为从事微电子器件设计、集成电路设计打下必要的基础。2.课程设计的基本内容2.1 npn双极型晶体管的设计设计一个均匀掺杂的npn型双极晶体管，满足T=300K时，共基极电流增益a=0.9920，BVCBO=90V, NB=1016cm-3。设计时应尽量减小基区宽度调制效应的影响，假设经验参数为年n=3)。2.2课程设计的要
5、求与数据1了解晶体管设计的一般步骤和设计原则2根据设计指标设计材料参数，包括发射区、基区和集电区掺杂浓度NE, NB,和NC, 根据各区的掺杂浓度确定少子的扩散系数，迁移率，扩散长度和寿命等。3根据主要参数的设计指标确定器件的纵向结构参数，包括集电区厚度Wc，基本宽度Wb，发射区宽度We和扩散结深Xjc, 发射结结深Xje等。4根据扩散结深Xjc, 发射结结深Xje等确定基区和发射区预扩散和再扩散的扩散温度和扩散时间；由扩散时间确定氧化层的氧化温度、氧化厚度和氧化时间。 5根据设计指标确定器件的图形结构，设计器件的图形尺寸，绘制出基区、发射区和金属接触孔的光刻版图。 6. 根据现有工艺条件，制
6、定详细的工艺实施方案。7撰写设计报告3.课程设计原理晶体管的设计是有关晶体管物理知识的综合应用。晶体管的基本理论只能反映晶体管内部的基本规律，而且这些规律往往是基于很多假设，并忽略了很多次要因素的情况下得到的，如工艺因素的影响，半导体材料的影响及杂质浓度的具体分布形式等。因此，在进行晶体管设计时必须从生产实践中总结出经验数据与基本的理论结合起来，经过多次反复，才能得到切实可行的设计方案。同时，对有志从事半导体器件以及集成电路有关工作的工程技术人员来说，要系统的掌握半导体器件，集成电路，半导体材料及工艺的有关知识，晶体管设计也是必不可少的重要环节。晶体管设计过程，实际上就是根据现有的工艺水平，材
7、料水平，设计水平和手段以及所掌握的晶体管的有关基本理论，将用户提出的或预期要得到的技术指标或功能要求，变成一个可实施的具体方案的过程。因此，设计者必须对当前所能获取的半导体材料的有关参数和工艺参数有充分的了解，并弄清晶体管的性能指标参数与材料参数，工艺参数和器件几何结构参数之间的相互关系，才可能得到设计所提出的要求。但是晶体管的种类繁多，性能指标要求也就千差万别，因此要将各类晶体管的设计都要讲清楚是很难的，所以我们只能简单介绍一下晶体管设计的一般步骤和基本原则。3.1晶体管设计的一般步骤晶体管设计可大致按下列步骤进行：第一，根据预期指标要求选定主要电学参数，如掺杂浓度确定主要电学参数的设计指标
8、。第二，根据设计指标的要求，了解同类产品的现有水平和工艺条件，结合设计指标和生产经验进行初步设计，设计内容包括以下几个方面：（1）根据主要参数的设计指标确定器件的纵向结构参数，如集电区厚度Wc，基区宽度Wb和扩散结深Xj等。（2）根据设计指标确定器件的图形结构，设计器件的图形尺寸，绘制出光刻版图。（3）根据设计指标选取材料，确定材料参数，如电阻率r，位错，寿命，晶向等。（4）根据现有工艺条件，制定实施工艺方案。（5）根据晶体管的类型进行热学设计，选择分装形式，选用合适的管壳和散热方式等。第三，根据初步设计方案，对晶体管的电学验算，并在此基础上对设计方案进行综合调整和修改。第四，根据初步设计方案
9、进行小批测量试制，暴露问题，解决矛盾，修改和完善 设计方案。3.2晶体管设计的基本原则（1）全面权衡各电学参数间的关系，确定主要电学参数尽管晶体管的电学参数很多，但对于一类型的晶体管，其主要电学参数却只有几个，如对高频大功率管，主要的电学参数是fT ， BVCBO， P CM和ICM等；而高速开关管的主要电学参数则为to n，toff，UBES和UCES。因此，在进行设计时，必须全面权衡各电学参数间的关系，正确处理各参数间的矛盾。找出器件的主要电学参数，根据主要电学参数指标进行设计，然后再根据生产实践中取得的经验进行适当调整，以满足其他电学参数的要求。（2） 正确处理设计指标和工艺条件之间的矛
10、盾，确定合适的工艺实施方案。任何一个好的设计方案都必须通过合适的工艺才能实现。因此，在设计中必须正确处理设计指标和工艺条件之间的矛盾。设计前必须了解工艺水平和设备精度，结合工艺水平进行合理设计。（3） 正确处理技术指标的经济指标间的关系。设计中既要考虑高性能的技术指标，也要考虑经济效益。否则，过高的追求高性能的技术指标，将使成本过高。同时，在满足设计指标的前提下，尽可能降低参数指标水准，便于降低对工艺的要求，提高产品成品率。（4） 在进行产品设计时，一定要考虑器件的稳定性和可靠性。4.晶体管工艺参数设计4.1 晶体管的纵向结构参数设计双极晶体管是由发射结和集电结两个PN结组成的，晶体管的纵向结
11、构就是指在垂直于两个PN结面上的结构。因此，纵向结构设计的任务有两个：首先是选取纵向尺寸，即决定衬底厚度、集电区厚度、 基区厚度、 扩散结深和等；其次是确定纵向杂质浓度和杂质分布，即确定集电区杂质浓度、 衬底杂质浓度、 表面浓,以及基区杂质浓度分布等，并将上述参数转换成生产中的工艺控制参数。4.1.1 集电区杂质浓度的确定集电区厚度的最小值主要由击穿电压决定，最大值受集电区串联电阻rcs的限制。对于Si器件击穿电压为 由此可得集电区杂质浓度为：由设计的要求可知C-B结的击穿电压为：BVCBO=90V 根据公式,可算出集电区杂质浓度：5.8241015 cm34.1.2 基区及发射区杂质浓度一般
12、的晶体管各区的浓度要满足NENBNC，故4.1.3 各区少子迁移率及扩散系数的确定图1 迁移率与杂质浓度的关系图（1）少子迁移率少子的迁移率可以通过迁移率与杂质浓度的关系图查出来。此关系图如图1所示。通过图2可以查出在300K时，集电区、基区和发射区各自的少子的迁移率如下。C区： cp= 443cm 2/v.s；B区： Bn=1248cm 2 /v.s；E区： Ep=132cm 2/v.s；各区的电阻率通过相对应的浓度直接读图，如图2 所示。图2 电阻率与杂质浓度的关系图（半导体器件物理P109）可得衬底电阻率： (衬底) （2）各区少子扩散系数的计算根据爱因斯坦关系式: 半导体物理（第七版）
13、 P150C区：B区：E区：4.1.4 各区少子扩散长度的计算由，其中少子寿命 ，4.1.5 集电区厚度的选择（1）集电区厚度的最小值集电区厚度的最小值由击穿电压决定。通常为了满足击穿电压的要求，集电区厚度WC必须大于击穿电压时的耗尽层宽度，即 (是集电区临界击穿时的耗尽层宽度）。对于高压器件，在击穿电压附近，集电结可用突变结耗尽层近似，因而（2）集电区厚度的最大值的最大值受串联电阻的限制。增大集电区厚度会使串联电阻增加，饱和压降增大，因此的最大值受串联电阻限制。考虑到实际情况最终确定。 4.1.6 基区宽度的计算（1）基区宽度的最大值对于低频管，与基区宽度有关的主要电学参数是b，因此低频器件
14、的基区宽度最大值由b确定。当发射效率g1时，电流放大系数。因此基区宽度的最大值可按下式估计： 为了使器件进入大电流状态时，电流放大系数仍能满足要求， 因而设计过程中取l=4，将数据代入上式中得：所以基区宽度的最大值为10.2um。（2）基区宽度的最小值为了保证器件正常工作，在正常工作电压下基区绝对不能穿通，确切的说，穿通指的是因为基区宽度调制效应最终导致基区准中性宽度W趋于0的物理状态。也就是说，一般认为当E-B和C-B耗尽区在基区内接触在一起时就穿通了。一旦发生穿通，E-B和C-B结就静电地联系在一起。 （相关穿通内容：半导体物理（第7版）P295）。因此，对于高耐压器件，基区宽度的最小值由
15、基区穿通电压决定。对于均匀基区晶体管，当集电结电压接近雪崩击穿时，基区一侧的耗尽层宽度为 所以基区宽度的取值范围为：2.09umWBW）（4）基区耗尽层宽度的计算E-B结基区边的耗尽层宽度的计算先求出E-B结的内建电势再求出E-B结基区边的耗尽层宽度 C-B结基区边的耗尽层宽度的计算先求出C-B结的内建电势再求出C-B结基区边的耗尽层宽度 (5)总的基区宽度具体来说，由于，所以E-B耗尽区宽度（）可看作位于基区内，又由，得到大多数C-B耗尽区宽度（）位于集电区内。因为C-B结轻掺杂一侧的掺杂浓度比E-B结轻掺杂一侧的浓度低，所以。另外注意到是基区宽度，W是基区中准中性基区宽度，也就是说，对于P
16、NP晶体管，有： ，其中和分别是位于n型区内的E-B和C-B耗尽区宽度。在BJT分析中W指的就是准中性基区宽度。WB=W+XnEB+XpCB7.04+0.332+0.184=7.56um符合之前计算出来的基区宽度的范围，但是这样的宽度相对应的结深过大，故根据经验值W=8um特性频率检验计算：4.1.7扩散结深在晶体管的电学参数中，击穿电压与结深关系最为密切，它随结深变浅，曲率半径减小而降低，因而为了提高击穿电压，要求扩散结深一些。但另一方面，结深却又受条宽限制，当发射极条宽seXj条件时，扩散结面仍可近似当做平面结。但当se随着特征频率fT的提高，基区宽度Wb变窄而减小到不满足seXj条件时，
17、发射结变为旋转椭圆面，如图2所示。发射结集电结两个旋转椭圆面之间的基区体积大于平面结之间的基区体积，因而基区积累电荷增多，基区渡越时间增长。按照旋转椭圆的关系，可以解出当se与Xj接近时，有效特征频率为 ，式中。因此，愈大，有效特征频率愈低。图3也明显表明，越大，则基区积累电荷比平面结时增加越多。由于基区积累电荷增加，基区渡越时间增长，有效特征频率就下降，因此，通常选取， 则：XjeWB8um， 则：Xjc2WB16um（由于二次氧化，在考虑基区扩散深度时须对发射区掩蔽层消耗的硅进行补偿。集电结结深发射结结深基区宽度0.46发射区掩蔽层厚度。发射结结深12基区宽度。）对于低频功率晶体管在保证发
18、射结处的杂质浓度梯度，即发射效率不致过低的前提下，基区宽度一般都取得很宽，因而发射结深也取得较大。图3 发射极条宽对结面形状的影响4.1.8杂质表面浓度在纵向结构尺寸选定的情况下，发射区和基区表面杂质浓度及其杂质分布的情况主要影响晶体管的发射效率g和基区电阻rb。减小基区电阻rb要求提高基区平均杂质浓度NB和表面浓度NBS。同时，提高基区平均杂质浓度，也有利于减小基区宽变效应和基区电导调制效应。提高发射效率则要求减小，增大发射区和基区浓度差别。为了保证在大电流下，晶体管仍具有较高的发射效率，要求发射区和基区表面浓度相差两个数量级以上，即。而发射区表面浓度由于受重掺杂效应限制，而不能无限提高，一
19、般选取NES=51018cm-3左右，则NBS=51016 cm-34.1.9芯片厚度和质量本设计选用的是电阻率为的n型硅，晶向是。硅片厚度主要由集电结深、集电区厚度、衬底反扩散层厚度决定。同时扩散结深并不完全一致，在测量硅片厚度时也存在一定误差。因此在选取硅片厚度时必须留有一定的的余量。衬底厚度要选择适当，若太薄，则易碎，且不易加工；若太厚，则芯片热阻过大。本设计中不用外延，晶体管直接做在衬底上，厚度大概选择200um。4.2 晶体管的横向设计4 .2 .1 晶体管横向结构参数的选择选取晶体管的横向结构参数，实际上就是设计光刻版图。设计版图前，首先必须对设计指标进行综合分析，初步选定图形结构
20、，然后分析电流容量和功率容量，确定分割单元基区的数目。采用分割基区的多单元结构，有利于改善芯片的分布，减小热阻和降低温度。至于各单元的总体布局可以从热阻和频率特性两方面考虑。从散热角度考虑，单元数目可以多一些，单元之间的间距尽量大些。但从频率角度考虑，单元的排列应有利于内引线的均匀分布，有利于引线长度的缩短，以减小寄生参数。 图4 三极管剖面图 图5 三极管俯视图故最终决定的三个区的面积分别为，4.3 工艺参数计算4.3.1 晶体管工艺概述在集成电路工艺中，最早得到广泛应用的一种双极型工艺技术就是所谓的三重扩散方法，由于其成本低、工艺简单以及成品率高等优点，这种技术直到今天在某些应用领域中仍然
21、在继续使用。这个工艺流程只需七块光刻掩模版，首先在N衬底上生长一层初始氧化层，并光刻出P保护环扩散区窗口；保护环扩散推进完成后，去掉初始氧化层，重新生长第二次氧化层，并光刻出集电区注入窗口；集电区注入推进完成后，把二次氧化层去掉，再生长第三次氧化层，并光刻出基区注入窗口；完成基区注入后，去掉三次氧化层，并对基区杂质进行退火激活，然后生长第四次氧化层，并光刻出发射区注入窗口；发射区注入完成后，再把四次氧化层去掉，并生长最后一次氧化层，在这层氧化层上光刻出基极欧姆接触区窗口；然后进行基极欧姆接触区的N+注入，并对基极欧姆接触区和发射区注入层进行最后一次退火激活；接下来沉积欧姆接触区保护层、开接触孔
22、、形成金属化导电层并对其进行光刻和刻蚀。在基本的三重扩散工艺技术基础上所做的改进之一就是增加一个集电区埋层，即位于集电区下面的一个重掺杂的扩散区，它可以使集电区的串联电阻大大减小。引入集电区埋层后意味着集电区本身必须通过外延技术在衬底上生长出来，这项技术称为“标准埋层集电区工艺（SBC）”。不同的制造工艺会产生不同的发射结寄生电容、发射结击穿电压及基区接触电阻等。从历史发展来看，双极型晶体管的性能在很大程度上受其寄生参数的限制，在这些参数中最主要的是与欧姆接触区或器件非本征区有关的结电容。三重扩散工艺或标准埋层集电区工艺具有较大的非本征电容。较为先进的双极型器件工艺则利用自对准多晶硅结构形成器
23、件发射区和基区的欧姆接触，而金属和多晶硅的接触可以在较厚的场氧化层上制备形成，这样就使器件的结面积大大缩小。此外，利用多晶硅形成发射区欧姆接触，还可以使器件的本征电流增益有所增大。4.3.2基区硼预扩时间 首先先列出表1，是计算扩散系数时所需要用到的数据，如下表一所示。杂质元素BPD0/（cm2/s）0.763.85E/eV3.463.66表1：硼、磷元素在硅中的D0与激活能E注：适用温度范围（oC）为:8001350 基区硼的预扩温度为950 ，即1223K。扩散系数： 通过单位表面积扩散到硅片内部的杂质数量： 根据公式可解得在特定温度下扩散的时间：4.3.3基区硼扩散需要的氧化层厚度杂质元
24、素磷（P）1.75硼（B）3.50表2：硼、磷元素在二氧化硅中磷和硼的与 为了便于后续的氧化时间的计算及湿法干法的分配，最终取基区磷扩散需要的氧化层厚度为。4.3.4基区硼再扩散时间计算 基区硼的预扩温度为950 ，即1223K。硅衬底中原有杂质的浓度：硼在硅中的扩散系数为： 由于预扩散的结深很浅，可将它忽略，故再扩散结深：（2）又所以代入（2）式可得 化简得解得基区磷主扩时间为： t=11h4.3.5发射区预扩散时间NPN发射区的磷预扩散的温度这里取950，即1223K由公式 其中 此处的 ，故 4.3.6发射区再扩散的时间主扩温度取1200（1473K），此时有 由于预扩散的结深很浅，可将
25、它忽略，故，由再扩散结深公式：， 而且 故可整理为： 即经过化简得， 得t=6.7h4.3.7基区氧化时间 由前面可知，基区的氧化层厚度是6000，由图6氧化层厚度和氧化时间的关系图， 根据合适的氧化时间，分配如下：干法：湿法：干法=1:4:1 1200干法氧化 20.4min此时的厚度是10001200湿法氧化时间：16.2min此时的厚度是50001200干法氧化时间：20.4min此时的厚度是6000所以，总的氧化时间t=(20.4+16.2+20.4)min=57min=3420s 图6 氧化层厚度与氧化时间的关系4.3.8发射区氧化层厚度氧化层厚度的最小值由预扩散（1223K）的时间
26、t=1730s来决定的，且服从余误差分布，并根据假设可求 考虑到生产实际情况，发射区氧化层厚度取为7000以上已经计算出发射区硼扩散需要的氧化层厚度为。根据合适的氧化时间，将分配如下：干法：湿法：干法=1:5:1由图9可以查得1200时：l 1200干法氧化 20.4min此时的厚度是1000l 1200湿法氧化时间：24min此时的厚度是6000l 1200干法氧化时间：20.4min此时的厚度是7000所以发射区氧化需要的总时间为：20.4+24+20.4=64.8min4.4设计参数总结通过前面的分析、计算，初步确定了晶体管各部分的结构数值，归纳出符合制作条件的NPN BJT相关参数如下
27、： 参数发射区（E）基区（B）集电区（C）材料参数结构参数16参数集电区（C）扩散温度和时间(s)预扩散95029min95019.7min再扩散12006.7h120011h氧化层厚 度70006000氧化时 间先干氧氧化20.4min；后湿氧氧化24min；再干氧氧化20.4min。先干氧氧化20.4min；后湿氧氧化16.2min；再干氧氧化20.4min。表3 总参数表5. 工艺流程图NPN晶体管生产总的工艺流程图：清洗工艺氧化光刻发射区金属化氧化硼预扩散磷预扩散磷再扩散氧化去硼硅玻璃光刻金属孔光刻基区硼再扩散去磷硅玻璃光刻金属电极参数检测6.生产工艺流程6.1 硅片清洗在晶体管和集成
28、电路生产中，几乎每道工艺有化学清洗的问题.化学清洗的好坏对器件性能有严重的影响，处理不当，可使全部硅片报废，做不出管子来，或使制造出来的器件性能低劣，稳定性和可靠性很差。化学清洗是指清除吸附在半导体，金属材料以及生产用具表面上的各种有害杂质或油污的工艺。6.1.1清洗原理a. 表面活性剂的增溶作用：表面活性剂浓度大于临界胶束浓度时会在水溶液中形成胶束，能使不溶或微溶于水的有机物的溶解度显著增大。b.表面活性剂的润湿作用：固气界面消失，形成固液界面c.起渗透作用；利用表面活性剂的润湿性降低溶液的表面张力后，再由渗透剂的渗透作用将颗粒托起，包裹起来。具有极强渗透力的活性剂分子可深入硅片表面与吸附物
29、之间，起劈开的作用，活性剂分子将颗粒托起并吸附于硅片表面上，降低表面能。颗粒周围也吸附一层活性剂分子，防止颗粒再沉积。6.1.2硅片清洗的一般程序吸附在硅片表面的杂质大体上可分为分子型，离子型和原子型三种，分子型杂质粒子与硅片表面之间的吸附较弱，清除这些杂质粒子比较容易.它们多属油脂类杂质，具有疏水性的特点，这种杂质的存在，对于清除离子型和原子型杂质具有掩蔽作用，因此在对硅片清洗时首先要把它们清除，离子型和原子型吸附的杂质属于化学吸附杂质，其吸附力都较强，因此在化学清洗时，一般都采用酸，碱溶液或碱性双氧水先清除离子型吸附杂质，然后用王水或酸性双氧水再来清除残存的离子型杂质用原子型杂质，最后用高
30、纯去离子水将硅片冲洗干净，再加温烘干就可得到洁净表面的硅片。工艺程序：去分子-去离子-去原子-去离子水冲洗、烘干。硅片清洗液是指能够除去硅片表面沾污物的化学试剂或几种化学试剂配制的混合液。常用硅片清洗液有（表4）：名称（表4）配方使用条件作用号洗液NH4OH:H2O2:H2O=1:1:51:2:780510min去油脂去光刻胶残膜去金属离子去金属原子号洗液HCl:H2O2:H2O=1:1:61:2:880510min去金属离子去金属原子号洗液H2SO4:H2O2=3:1120101015min去油去腊去金属离子去金属原子6.2氧化工艺6.2.1氧化原理二氧化硅能够紧紧地依附在硅衬底表面，具有极
31、稳定的化学性和电绝缘性，因此，二氧化硅可以用来作为器件的保护层和钝化层，以及电性能的隔离、绝缘材料和电容器的介质膜。二氧化硅的另一个重要性质，对某些杂质（如硼、磷、砷等）起到掩蔽作用，从而可以选择扩散；正是利用这一性质，并结合光刻和扩散工艺，才发展起来平面工艺和超大规模集成电路。制备二氧化硅的方法很多，但热氧化制备的二氧化硅掩蔽能力最强，是集成电路工艺最重要的工艺之一。由于热生长制造工艺设备简单，操作方便，SiO2膜较致密，所以采用热氧化二氧化硅制备工艺。热生长的方法是将硅片放入高温炉内，在氧气氛中使硅片表面在氧化物质作用下生长SiO2薄层，氧化气氛可为水汽，湿氧或干氧。实验表明，水汽氧化法：
32、生长速率最快，但生成的SiO2层结构疏松，表面有斑点和缺陷，含水量多，对杂质特别是磷的掩蔽以力较差，所以在器件生产上都不采用水汽氧化法。（1）干氧法: 生长速率最慢，但生成的SiO2膜结构致密，干燥，均匀性和重复性好，掩蔽能力强，钝化效果好，SiO2膜表面与光刻胶接触良好，光刻时不易浮胶。（2） 湿氧法:生长速率介于前两者之间，生长速率可通过炉温或水浴温度进行调整。使用灵活性大，湿氧法生长的SiO2膜，虽然致密性略差于干氧法生长的SiO2膜，但其掩蔽能力和钝化效果都能满足一般器件生产的要求，较突出的弱点是SiO2表面与光刻胶接触不良，光刻时容易产生浮胶。生产中采用取长补短的方法，充分利用湿氧和
33、干氧的优点，采用干氧湿氧干氧交替的方法。根据迪尔和格罗夫模型，热氧化过程须经历如下过程：（1）氧化剂从气体内部以扩散形式穿过滞流层运动到SiO2-气体界面，其流密度用F1表示，流密度定义为单位时间通过单位面积的粒子数。（2）氧化剂以扩散方式穿过SiO2层（忽略漂移的影响），到过SiO2-Si界面，其流密度用F2表示。（3）氧化剂在Si表面与Si反应生成SiO2，流密度用F3表示。（4）反应的副产物离开界面。氧化的致密性和氧化层厚度与氧化气氛（氧气、水气）、温度和气压有密切关系。应用于集成电路掩蔽的热氧化工艺一般采用干氧湿氧干氧工艺制备。6.2.2基区氧化的工艺步骤1、开氧化炉，设定升温程序，升
34、温速度不超过每分钟5，以防止加热电阻丝保护涂层脱落，并将温度设定到800-950，开氧气流量2升/分钟。2、将清洗好的硅片装入石英舟，然后，将石英舟推到恒温区。并按照设定好的程序开始升温。3、达到氧化温度1200后，调整氧气流量3升/分钟，并开始计时，干氧时间20.4分钟。4、在开始干氧同时，将湿氧水壶加热到9598。干氧完成后，开湿氧流量计，立即进入湿氧化。同时关闭干氧流量计。湿氧时间16.2分钟。5、湿氧完成，开干氧流量计，调整氧气流量3升/分钟，并开始计时，干氧时间20.4分钟。6、干氧完成后，开氮气流量计，调整氮气流量3升/分钟，并开始降温，降温时间30分钟。7、将石英舟拉出，并在净化
35、台内将硅片取出，用硅片清洗液进行清洗，甩干，同时，检测氧化层面状况和厚度。8、关氧化炉，关气体。6.2.3测量氧化层厚度测量厚度的方法很多，有双光干涉法、电容压电法、椭圆偏振光法、腐蚀法和比色法等。在精度不高时，可用比色法来简单判断厚度。比色法是利用不同厚度的氧化膜在白光垂直照射下会呈现出不同颜色的干涉条纹，从而大致判断氧化层的厚度。颜色氧化膜厚度（埃）灰100黃褐300蓝800紫1000275046506500深蓝1500300049006800绿1850330056007200黃2100370056007500橙225040006000红250043506250 6.3 第一次光刻工艺（光
36、刻基区）6.3.1光刻原理光刻工艺是加工制造集成电路微图形结构的关键工艺技术，起源于印刷技术中的照相制版。是在一个平面（硅片）上，加工形成微图形。光刻工艺包括涂胶、曝光、显影、腐蚀等工序。集成电路对光刻的基本要求有如下几个方面：（1）高分辨率：一个由10万元件组成的集成电路，其图形最小条宽约为3um，而由500万元件组成的集成电路，其图形最小条宽为1.5-2um，百万以上元件组成的集成电路，其图形最小条宽1um，因此，集成度提高则要求条宽越细，也就要求光刻技术的图形分辨率越高。条宽是光刻水平的标志，代表集成电路发展的水平。（2）高灵敏度：灵敏度是指光刻机的感光速度，集成电路要求产量要大，因此，
37、曝光时间应短，这就要求光刻胶的灵敏度要高。（3）低缺陷：如果一个集成电路芯片上出现一个缺陷，则整个芯片将失效，集成电路制造过程包含几十道工序，其中光刻工序就有10多次，因此，要求光刻工艺缺陷尽量少，否则，就无法制造集成电路。（4）精密的套刻对准：集成电路的图形结构需要多此光刻完成，每次曝光都需要相互套准，因此集成电路对光刻套准要求非常高，其误差允许为最小条宽的10%左右。集成电路所用的光刻胶有正胶和负胶两种：正性光刻胶通常由碱溶性酚醛树脂、光敏阻溶剂及溶剂等组成，光敏剂可使光刻胶在显影液中溶解度减小，但曝光将使光敏阻溶剂分解，使光刻胶溶解度大大增加而被显掉，未曝光部分由于溶解度小而留下。负性光
38、刻胶和正性光刻胶相反，负性光刻胶在曝光前能溶于显影液，曝光后，由于光化反应交链成难溶大分子而留下，未曝光部分溶于显影液而去掉。由此完成图形复制。本次采用正光刻胶。6.3.2工艺步骤（1) 准备：1) 开前烘，坚膜烘箱，前烘温度设定95，坚膜温度为135。2) 涂胶前15分钟开启图胶净化台，调整转速，以满足生产要求。3) 光刻前30分钟，开启光刻机汞灯。4) 开启腐蚀恒温槽，温度设定405) 清洗胶瓶和吸管，并倒好光刻胶。6) 清洗掩膜版（基区光刻掩膜版），并在净化台下吹干（2) 涂胶：光刻工艺采用旋转涂胶法，涂胶前设定好予匀转速和时间，甩干速度和时间。将氧化完成或扩散完成的硅片放在涂胶头上，滴
39、上光刻胶进行涂胶，要求胶面均匀、无缺陷、无未涂区域。(3) 前烘 将涂好光刻胶的硅片放入前烘烘箱，并计时，前烘完成后将硅片取出。（4) 对准 将掩膜版上在光刻机上，并进行图形套准。（5) 曝光 将套准后的硅片顶紧，检查套准误差、检查曝光时间，确认无误后，进行曝光（紫外光曝光）。（6) 显影此采用浸泡显影，分别在1#显影液，2#显影液显3-5分钟，然后在定影液定影3-5分钟，之后在甩干机中甩干，在显微镜下检查是否合格，否则，返工。7) 坚膜在显影检查合格后将硅片放入坚膜烘箱进行坚膜，设定坚膜时间。8) 腐蚀将坚膜好的硅片准备腐蚀，首先确认氧化层厚度，计算腐蚀时间。然后进行腐蚀（溶液是硝酸和氢氟酸
40、），腐蚀后冲水10分钟，甩干后在显微镜下检查是否腐蚀干净，若未腐蚀干净继续腐蚀。9) 去胶硅片腐蚀完成后，在3#液中将光刻胶去掉，并冲洗干净，工艺结束。光刻基区域时掩膜板如图7所示： 图7 光刻基区域时掩膜板6.4 基区硼扩散工艺6.4.1硼扩散原理扩散是微观粒子的一种极为普遍的热运动形式，各种分离器件和集成电路制造中的固态扩散工艺简称扩散，硼扩散工艺是将一定数量的硼杂质掺入到硅片晶体中，以改变硅片原来的电学性质。硼扩散是属于替位式扩散，采用预扩散和再扩散两个扩散完成。（1）预扩散硼杂质浓度分布方程为：表示恒定表面浓度（杂质在预扩散温度的固溶度），D1为预扩散温度的扩散系数，x表示由表面算起的垂直距离（cm）,他为扩散时间。此分布为余误差分布。（2）再扩散（主扩散）硼再扩散为有限表面源扩散，杂质浓度分布方程为：其中Q为扩散入硅片杂质总量：D2为主扩