大规模集成电路

1、教 师 教 案2012 2013学年第 1 学期课 程 名 称：大规模集成电路设计与应用授 课 学 时：32授 课 班 级：2010任 课 教 师：蔡世民教 师 职 称：副教授教师所在学院：计算机科学与工程学院电子科技大学教务处1 17课程。

2、 教 师 教 案 （2012 2013学年第 1 学期) 课 程 名 称：大规模集成电路设计与应用 授 课 学 时：32 授 课 班 级：2010 任 课 教 师：蔡世民 教 师 职 称：副教授 教师所在学院：计算机科学与工程学院 电子科技大学教务处 课程名称 大规模集成电路设计与应用 授课专业 计算机 班级 2010 课程编号 修课人数 140 课程类型 必修 公共基础课( )；。

3、第六章 采用中、大规模 集成电路的逻辑设计,采用SSI进行逻辑设计时，逻辑设计和元件选择是相互独立的，设计追求的目标是最小化，即尽量减少门和触发器的数量。 采用MSI或LSI进行逻辑设计时，最小化也不再是追求的目标，因为一个器件内门和触发器的数量是确定的。这种设计方法的关键是以MSI和LSI器件的功能为基础，从设计要求的逻辑功能描述出发，合理地选用器件，充分利用器件本身所具有的功能，减少SSI器件和连线的数量。,6.1 二进制并行加法器,二进制并行加法器除能实现二进制加法运算外，还可实现代码转换、二进制减法运算，二进制乘法。

4、第六章 采用中、大规模 集成电路的逻辑设计,采用SSI进行逻辑设计时，逻辑设计和元件选择是相互独立的，设计追求的目标是最小化，即尽量减少门和触发器的数量。 采用MSI或LSI进行逻辑设计时，最小化也不再是追求的目标，因为一个器件内门和触发器的数量是确定的。这种设计方法的关键是以MSI和LSI器件的功能为基础，从设计要求的逻辑功能描述出发，合理地选用器件，充分利用器件本身所具有的功能，减少SSI器件和连线的数量。,6.1 二进制并行加法器,二进制并行加法器除能实现二进制加法运算外，还可实现代码转换、二进制减法运算，二进制乘法。

5、VLSI Design and Verification 大规模集成电路设计与验证,VLSI Verfication 大规模集成电路验证,验证部分的授课内容,除VLSI设计之外的全部内容均是验证 设计 vs. 验证 (design vs. Verification) 验证 vs. 测试 (Verification vs. Test) 投片前验证 vs. 投片后验证 (Pre-Silicon vs. Post-Silicon) Verfication, Validation, Testing 参考资料 课程教材集成电路计算机辅助设计与验证实践/算法 Hardware Design Verification: Simulation and Formal Method-Based Approaches. Prentice Hall PTR. ISBN: 0131433474 全面的功能验证：完整的。

6、第 9 章 大规模集成电路,第9章 大规模集成电路 第 1 节 概述 第 2 节 存储器 第 3 节 可编程逻辑器件（PLD） 第 4 节 在系统可编程器件CPLD和FPGA,第1节 概述,可编程逻辑器件(简称PLD)是一种由用户编程以实现某种逻辑功能的新型逻辑器件。,FPGA和CPLD分别是现场可编程门阵列和复杂可编程逻辑器件的简称，现在，FPGA和CPLD器件的应用已十分广泛，,第2节 存储器,一、 只读存贮器（ROM）,只读存储器在工作时其存储内容是固定不变的，因此，只能读出，不能随时写入，所以称为只读存储器。,ROM主要由地址译码器、存储矩阵和输出电路三部分组成。

7、1,主 要 内 容,微电子技术简介 半导体物理和器件物理基础 大规模集成电路基础 集成电路制造工艺 集成电路设计 集成电路设计的CAD系统 几类重要的特种微电子器件 微机电系统 微电子技术发展的规律和趋势,2,3.1 半导体集成电路概述 3.2 双极集成电路基础 3.3 MOS集成电路基础,3,3. 1 半导体集成电路概述,集成电路（Intergrated Circuit，IC） 电路中的有源元件（二极管、晶体管等）、无源元件（电阻和电容等）以及它们之间的互连引线等一起制作在半导体衬底上，形成一块独立的不可分的整体电路，IC的各个引出端（又称管脚）就是该电路的输入。

8、第六章 采用中、大规模 集成电路的逻辑设计,采用SSI进行逻辑设计时，逻辑设计和元件选择是相互独立的，设计追求的目标是最小化，即尽量减少门和触发器的数量。 采用MSI或LSI进行逻辑设计时，最小化也不再是追求的目标，因为一个器件内门和触发器的数量是确定的。这种设计方法的关键是以MSI和LSI器件的功能为基础，从设计要求的逻辑功能描述出发，合理地选用器件，充分利用器件本身所具有的功能，减少SSI器件和连线的数量。,6.1 二进制并行加法器,二进制并行加法器除能实现二进制加法运算外，还可实现代码转换、二进制减法运算，二进制乘法。

9、4.2 CMOS反相器,4.2.1 反相器电路,1、电阻负载反相器（E/R） Ui为低时：驱动管截止，输出为高电平：Uoh=Udd Ui=Udd时：输出为低电平： 其中Rl为驱动管的导通电阻。为了使Uo足够低，要求Rl与Rp应有合适的比例。因次，E/R反相器为有比反相器。,2、增强型负载反相器（E/E） U2管栅极接UDD， 等效负载电阻很小(1/gm2), 增益很小，衬底接全电路的最低电位点(地)。,因此U2管(也称上拉管)存在背栅效应。 当Ui=0 时， U1管截止， 输出为高电平; 当Ui=1 时， U1管导通， 输出为低电平。,3、耗尽负载反相器（E/D）,U2管栅、 源极之间短路， UGS2=0, 。