《第二章 DSP入门教程TMS320LF240x教程之内部资源介绍.ppt》由会员分享，可在线阅读，更多相关《第二章 DSP入门教程TMS320LF240x教程之内部资源介绍.ppt（51页珍藏版）》请在三一文库上搜索。
1、第2章： TMS320LF240 x DSP内部资源介绍,2.1 TMS320LF240 x DSP的CPU内部功能模块介绍 2.2 存储器和I/O空间 2.3 系统配置 2.4 程序控制,2.1 TMS320LF240 x DSP的CPU内部功能模块介绍,中央处理单元(CPU) 输入定标器 乘法单元 中央算术逻辑单元,2.1 TMS320LF240 x DSP的CPU内部功能模块介绍,1、输入定标移位器 是一个16位到32位的滚动式左向移位器； 能将输入的16位数据的015位在本周期内向左移位以得到32位的输出； 本操作不需要额外的周期。,2.1 TMS320LF240 x DSP的CPU内
2、部功能模块介绍,移位器的输入来源 数据读总线(DRDB)，该输入值来自指令操作数据所引用的数据存储单元； 程序读总线(PRDB),该输入是指令操作数给出的常数。,移位量的来源 嵌在指令字中的常数。把移位量放在指令字中，该程序代码使用特定的数据比例； 临时寄存器TREG的低4位。根据TREG的值移位，数据的定标因子是动态确定的，可适应不同的系统要求。,2.1 TMS320LF240 x DSP的CPU内部功能模块介绍,输入移位器的输出值 最低有效位LSBs段填0； 未使用的最高有效位MSBs填0或者根据状态寄存器ST1的SXM位的值来确定是否需要进行符号扩展,2.1 TMS320LF240 x
3、DSP的CPU内部功能模块介绍,2、乘法器 1616位的硬件乘法器，在单个周期内产生一个32位乘积结果的有符号或无符号数； 除了MPYU指令，所有的乘法指令都执行有符号的乘法操作。,2.1 TMS320LF240 x DSP的CPU内部功能模块介绍,乘法器的输入 16位临时寄存器(TREG)，在乘法之前把数据读总线的值加载到TREG； 数据读总线的数据存储器值和程序读总线的程序存储器值。,乘法器的输出 两个输入值相乘后的32位结果保存在乘积寄存器(PREG)中； PREG的输出连接到32位的乘积定标移位器，通过移位器将乘积结果送到CALU或数据存储器。,2.1 TMS320LF240 x DS
4、P的CPU内部功能模块介绍,乘法定标移位器(PSCALE) 输入：该移位器的32位输入连到PREG的输出。 输出：完成移位后，全部32位送到CALU，或将结果的16位存到数据存储器。 移位模式：该移位器可用4种移位模式，这些模式由状态寄存器ST1的乘积移位方式(PM)位确定。 注：PREG的内容保持不变，其值被复制到PSCALE中，进行移位。,2.1 TMS320LF240 x DSP的CPU内部功能模块介绍,乘法器相关指令及操作 用LT指令将数据从数据总线载入TREG提供1操作数，MPY指令提供第2个操作数或从数据总线上得到。 使用MPY指令时，可以对一个13位的立即数进行操作，每两个指令周
5、期得到一个乘积。 代码执行多路乘法和乘积求和运算时，CPU支持流水线操作。,2.1 TMS320LF240 x DSP的CPU内部功能模块介绍,乘法器相关指令及操作 乘且累加并带动数据移动指令MAC和MACD充分利用了乘法器的计算宽度，允许两个操作数被同时处理。P146 无符号乘法运算MPYU指令执行大大方便了用于扩展精度的算术运算。 平行并累加前次乘积指令SQRA和平方并减去前次乘积指令SQRS传送相同的数到乘法器的两个输入端，以对一个数据存储器单元的值进行平方运算。p150 存储乘积的高字节指令SPH和低字节指令SPL，可将装入PREG的32位乘积结果传送到CALU单元或数据存储器。 在执
6、行中断服务程序前必须对PREG的值进行保存。,2.1 TMS320LF240 x DSP的CPU内部功能模块介绍,3、中央算术逻辑部分 中央算术逻辑单元(CALU)：实现各种算术、逻辑功能； 32位累加器(ACC)：接收来自CALU的输出，并可以根据进位位(C)的值来实现移位； 输出移位器：将ACC的高位字和低位字在送入数据存储器之前进行移位。,2.1 TMS320LF240 x DSP的CPU内部功能模块介绍,中央算术逻辑单元(CALU) 运算功能：16位加、16位减、布尔逻辑操作、位测试、移动和循环。 输入：一个由累加器提供，另一个由乘积定标移位器或输入数据定标移位器提供。 输出：其结果送
7、至32位累加器，进行移位。 相关状态位：符号扩展模式位SXM(ST1第10位)确定CALU是否进行符号扩展。SXM=0，抑制符号扩展；SXM=1，进行符号扩展。,2.1 TMS320LF240 x DSP的CPU内部功能模块介绍,累加器(ACC) 功能：对送到ACC的CALU的运算结果进行单个移位和循环操作。 输入：CALU的运算结果。 输出：ACC的高16位和低16位中任何一个都可送到输出定标移位器，经定标移位后存入数据存储器。 相关状态位,2.1 TMS320LF240 x DSP的CPU内部功能模块介绍,输出定标移位器 将累加器输出的内容左移07位，移动位数由存储器指令指定，然后用SAC
8、H或SACL指令将移位器中的高位字或低位字保存到数据存储器中，ACC的内容不变。,2.1 TMS320LF240 x DSP的CPU内部功能模块介绍,4、辅助寄存器算术逻辑单元(ARAU) 在CALU操作的同时执行8个辅助寄存器(AR7AR0)上的算术运算。 8个辅助寄存器提供了灵活而有效的间接寻址。 通过把数值07写入状态寄存器ST0高3位的辅助寄存器指针(ARP)，选择一个辅助寄存器作为当前AR。 当前AR存放被访问的数据存储器的地址，根据指令的需要分别向数据读/写地址总线读/写数据，使用完该数据后，当前AR的内容可以被ARAU增减，可实现无符号16位算术运算。,2.1 TMS320LF2
9、40 x DSP的CPU内部功能模块介绍,ARAU可执行的操作 将辅助寄存器值增、减1，或者增、减一个变址量(借助任何支持间接寻址的指令)。 使辅助寄存器的值加/减一个常数(ADRK/SBRK指令)，该常数是指令字的低8位。 将AR0的内容与当前AR的内容进行比较，并把结果放入状态寄存器ST1的测试/控制位TC(CMPR指令)。结果经数据写总线DWEB传送到TC。,辅助寄存器的用途 数据存储器地址存储器； 通过CMPR指令，使辅助寄存器支持条件分支、调用及返回； 用作暂存单元； 用作软件计数器，按需要对其进行加、减。,2.1 TMS320LF240 x DSP的CPU内部功能模块介绍,5、状态
10、寄存器 两个状态寄存器ST0和ST1，含有各种状态和控制位； 可保存在数据存储器，也可从数据存储器加载，可以保存和恢复子程序的机器状态； 加载状态寄存器LST指令写ST0和ST1，保存状态寄存器SST指令读ST0和ST1； INTM位不受LST指令的影响； 寄存器中每一位均可由SETC和CLRC指令单独置位和清0。,2.1 TMS320LF240 x DSP的CPU内部功能模块介绍,ARB辅助寄存器指针缓冲器：当ARP被加载到ST0，除了使用LST指令外，原有的ARP值被复制到ARB中；当通过LST #1指令加载ARB时，把相同的值复制到ARP。 ARP辅助寄存器指针：ARP选择间接寻址时使用
11、的当前AR；当ARP被加载时，原有的ARP值被复制到ARB寄存器中；ARP可由存储器相关指令改变，也可由LARP、MAR和LST指令改变；当执行LST #1时，ARP也可加载与ARB相同的值。,2.1 TMS320LF240 x DSP的CPU内部功能模块介绍,OV溢出标志位：该位锁存的值指出CALU是否发生了溢出；发生溢出，OV=1，直到复位、溢出时条件转移、无溢出时条件转移或LST指令执行时才被清0。 OVM溢出方式位：该位决定如何管理CALU的溢出。SETC和CLRC指令分别可将该位置1或清0；LST指令也可修改该位；OVM=0，ACC结果正常溢出；OVM=1，根据发生的溢出，把ACC置
12、为最大正值或负值。,2.1 TMS320LF240 x DSP的CPU内部功能模块介绍,CNF片内DARAM配置位：CNF=0，可配置双口RAM被映射到数据存储空间；CNF=1，可配置双口RAM被映射到程序；该位可通过SETC、CLRC和LST指令修改；RS复位时该位清0。 TC测试/控制标志位：TC=1，由BIT或BITT指令测试位为1；利用NORM指令测试时，ACC的2个最高有效位“异或”为真；CMPR所测试的当前AR和AR0之间的比较条件成立。,2.1 TMS320LF240 x DSP的CPU内部功能模块介绍,INTM中断模式位：该位用来允许或禁止所有可屏蔽中断。通过SETC和CLRC
13、指令置1或清0；该位不影响不可屏蔽中断RS和NMI；LST指令不影响该位；发生中断及复位时置1；INTM=0，允许全部没有被屏蔽的中断；INTM=1，禁止全部没有被屏蔽的中断。 DP数据存储器页指针：当指令使用直接寻址方式时，这个9位的DP寄存器与指令寄存器的低7位一起形成一个完整的数据存储器16位地址。LST和LDP指令可修改该字段。,2.1 TMS320LF240 x DSP的CPU内部功能模块介绍,SXM符号扩展模式位：SXM=1数据通过定标移位器传送到累加器时产生符号扩展，SXM=0抑制符号扩展；该位不影响某些指令的基本操作，如ADDS指令不管SXM位的状态如何都抑制符号扩展；通过SE
14、CT、CLRC和LST指令对该位进行置1、清0和加载；复位时该位置1。 C进位位：C=1，加法结果产生进位或减法结果未产生借位；C=0，反之；移位16位的ADD指令只能使C位置1，SUB指令只能使C位清0，不会对C位产生其他影响；移1位、循环指令、SETC、CLRC和LST指令均影响该标志位；条件转移、调用和返回指令可根据C的状态执行；复位时该位置1。,2.1 TMS320LF240 x DSP的CPU内部功能模块介绍,XF引脚状态位：该位确定通用输出引脚XF的状态；通过SECT、CLRC和LST指令对该位进行置1、清0和加载；复位时该位置1。 PM乘积移位模式：该位决定PREG的值是送往CA
15、LU或数据存储器时如何移位；SPM和LST指令可以对该位加载；复位时该位清0。 PM=00，乘法器32位乘积不经移位送到CALU或数据存储器； PM=01，送到CALU之前，PREG的输出左移1位(低位填0)； PM=10，送到CALU之前，PREG的输出左移4位(低位填0)； PM=11，PREG输出进行符号扩展右移6位。 注：PREG的内容保持不变，其值被拷贝到乘积移位器中进行移位。,2.2 存储器和I/O空间,增强的哈佛结构，三组并行总线 程序地址总线(PAB) 数据读地址总线(DRAB) 数据写地址总线(DWAB) 四个可独立选择的空间 程序存储器(64K字) 局部数据存储器(64K字
16、) 全局数据存储器(32K字) I/O空间(64K字) 注意:LF240 x DSP的所有片内外设的寄存器均映射在数据存储器空间。,2.2 存储器和I/O空间,1、程序存储器 保存程序代码及数据表信息和常量 寻址范围为64K，包括片内DARAM和片内FLASH 访问片外程序地址空间时，DSP自动产生一个访问外部程序地址空间的信号PS,LF2407的程序存储器空间映射图,2.2 存储器和I/O空间,决定程序存储器的配置两个因素 CNF位。CNF位是状态寄存器ST1的第12位，决定DARAM中的B0块配置在数据存储器空间，还是配置在程序存储器空间。 CNF=0，256字的B0块被映射到数据存储器空
17、间。 CNF=1，256字的B0块被映射到程序存储器空间。 复位时，CNF0，B0块被映射到数据存储器空间。 MP/MC引脚。该引脚决定是从片内Flash读取指令，还是从外部程序存储器读取指令。 MP/MC=0:微控制器方式。此时访问的是片内程序存储器（片内Flash）0000h-7FFFh空间。 MP/MC=1:微处理器方式。此时访问的是片外程序存储器的0000h-7FFFh空间。 注：无论MP/MC引脚为何值，LF240 xDSP都是从程序存储器空间的0000h单元开始执行程序。,2.2 存储器和I/O空间,2、数据存储器 寻址范围64K字：前32K字（0000h-7FFFh）是内部数据存
18、储器空间,包括了DARAM和片内外设的映射寄存器；后32K字（8000h-FFFFh）空间的存储器为外部数据存储器。 片内有3个DARAM块：B0、B1和B2块。B0块:即可为数据存储器，也可配置为程序存储器。B1、B2块:只能配置为数据存储器。,LF2407的数据存储器空间映射图,2.2 存储器和I/O空间,两种寻址方式：直接寻址和间接寻址。 直接寻址时，128字为一页的数据块来对数据存储器进行寻址。右图显示了这些块是如何被寻址的。 全部64K的数据存储器分为512个数据页，其标号从0-511。当前页由状态寄存器ST0中的9位数据页指针(DP)值来确定。 因此，当使用直接寻址指令时，用户必须
19、事先指定数据页，并在访问数据存储器的指令中指定偏移量，偏移量为7位。,数据存储器页,2.2 存储器和I/O空间,编程时要注意，访问下面的数据存储器的地址空间是非法的，并会对NMI置位。除了以下地址，任何对外设寄存器映射中的保留地址的访问也是非法的。 0080h-00FFh 701Fh-71FFh (CAN内部的) 0500h-07FFh 7230h-73FFh (部分在CAN内部) 1000h-700Fh 7440h-74FFh 7030h-703Fh 7540h-75FFh 7060h-706Fh 7600h-77EFh 77F4h-7FFFh 7080h-708Fh,2.2 存储器和I/O
20、空间,第0页数据地址映射 数据存储器中包括存储器映射寄存器，它们位于数据存储器的第0页（地址0000h-007Fh），下表是对第0页数据地址映射的详细说明。应用中必须注意以下几点： 以零等待状态访问两个映射寄存器：中断屏蔽寄存器（IMR）和中断标志寄存器（IFR） 测试/仿真保留区被测试和仿真系统用于特定信息发送。因此不能对测试/仿真地址进行操作。,第0页数据地址映射,2.2 存储器和I/O空间,数据存储器配置 CNF位决定B0块的配置，CNF位是状态寄存器ST1的第12位。 CNF0，B0块被映射为数据存储器空间； 复位时，CNF0； CNF1，B0块被映射到程序存储器空间；,2.2 存储器
21、和I/O空间,3、I/O空间 寻址范围为64K字。 I/O空间访问的控制信号为IS。 所有64K的I/O空间均可以用IN和OUT指令来访问。当执行IN或OUT指令时，信号IS*变为有效,可作为外部I/O设备的片选信号。 访问外部I/O端口与访问程序存储器、数据存储器复用相同的的地址总线和数据总线。 数据总线的宽度为16位，若使用8位的外设，即可使用高8位数据总线，也可使用低8位数据总线，以适应特定应用的需要。 当访问片内的I/O空间时，信号IS和STRB变成无效，外部地址和数据总线仅仅当访问外部I/O地址时有效。,LF2407 I/O空间地址映射图,2.2 存储器和I/O空间,下面是使用汇编语
22、言的直接访问I/O空间的实际例子： IN DAT2,0AFEEh；从端口地址为AFEEh的外设 ；读数据，并存入DAT2寄存器 OUT DAT2,0CFEFh；输出数据存储器DAT2的内容 ；到端口地址为CFEFh的外设 下面是访问等待状态发生器的寄存器的实例： IN DAT2,0FFFFh；从等待状态发生器读取数据到DAT2寄存器 OUT DAT2,0FFFFh；将DAT2寄存器的数据写入等待状态发生器，使用等待状态发生器,2.3 程序控制,程序控制执行一个或多个指令块的次序调动 通常，程序是顺序执行的，器件执行这些连续程序存储器地址处的指令 有时，程序必须转移到非顺序的地址并在新地址处开始
23、顺序执行指令 LF240 x DSP支持调用、返回和中断,2.4 程序控制,1、程序地址的产生 程序流要求处理器在执行当前指令的同时产生下一个程序地址(顺序或非顺序) LF240 x器件程序地址产生逻辑使用下列硬件： 程序计数器(PC)：16位PC取址时对内部或外部程序存储器进行寻址。 程序地址寄存器(PAR)：驱动程序地址总线(PAB)，是16位总线，同时为读/写程序提供地址。 堆栈：程序地址产生逻辑包括一个16位宽、最多可保存8个返回地址的硬件堆栈，也可用于暂存数据。 微堆栈(MSTACK)：有时程序地址产生逻辑使用这个16位宽、1级深的堆栈保存一返回地址。 重复计数器(RPTC)：16位
24、的RPTC与重复指令RPT一起，用来确定RPT后面的一条指令重复执行的次数。,2.4 程序控制,程序计数器(PC) 程序地址产生逻辑利用16位的PC寻址内部和外部程序存储器。 PC含有要执行的下一条指令的地址。 经程序地址总线(PAB )从程序存储器中取出该地址中的指令，并将其装入指令寄存器。 指令寄存器装入后，PC内容为下一地址。 LF240 x可以采用多种方法装载PC，从而适应顺序和非顺序的程序流。,2.4 程序控制,堆栈 LF240 x具有16位宽度、8级深度的硬件堆栈。 在调用子程序或发生中断时，程序地址产生逻辑利用该堆栈保存返回地址。 当指令使CPU进入子程序或中断使其进入中断服务程
25、序时，返回地址自动装入堆栈的栈顶，该操作不需附加周期。 当子程序或中断服务程序完成时，则返回地址从栈顶送到程序计数器。 当8级堆栈不用于保存地址时，在子程序或中断服务程序内，堆栈可用于保存上下文数据或其他存储用途。,2.4 程序控制,用户可使用的两组指令访问堆栈 PUSH(压入)和POP(弹出)：PUSH指令把累加器的低半部分copy到栈顶；POP指令将栈顶的数据copy到累加器低半部分。 PSHD和POPD：当子程序或中断嵌套超过8级时，可利用这些指令在数据存储区构建堆栈。PSHD将数据存储器中的值压入栈顶；POPD将栈顶的值弹到数据存储器。 每当一个数压入栈顶，堆栈中每级的内容都下移一级，
26、栈底内容则丢失。因此，如果没有弹出而又连续压入多于8次，或压入的次数比弹出的次数多于8次时，就会丢失数据(堆栈溢出)。 弹出操作于压入操作相反，把堆栈中每一级的值都copy到较高的一级，连续7次弹出后的任何弹出操作产生的值都是初始栈底的值。,2.4 程序控制,微堆栈(MSTACK) 程序地址产生逻辑在执行某些指令前利用16位宽、1级深的MSTACK保存返回地址。 这些指令利用程序地址产生逻辑提供双操作数指令中的第2个地址，它们是：BLDD、BLPD、MAC、MACD、TBLR和TBLW。 重复执行时，利用PC使第一个操作数地址增1，并使用辅助寄存器算术单元产生第二个操作数地址。 使用时，返回地
27、址被压入MSTACK；重复指令执行完后，MSTACK的值被弹出并送至程序地址产生逻辑。 MSTACK不可用于存储指令（不同于STACK）。,2.4 程序控制,2、流水线操作 指令流水线包括执行指令时发生的一系列总操作。 LF240 x流水线具有4个独立阶段：取指令、指令译码、取操作数和执行指令。 这4个独立阶段在任意给定周期里，可能有14条不同的指令处于激活状态。,2.4 程序控制,对用户来说，除下列情况外，流水线基本上是不可见的 紧跟在修改全局存储器分配寄存器(GBEG)后的单字、单周期指令使用先前的全局映射数据存储器。 NORM指令修改辅助寄存器指针(ABP)，而且在流水线的执行阶段使用当
28、前辅助寄存器。如果后面的两个指令字改变当前辅助寄存器或ARP的值，那么这些操作是在流水线的译码阶段进行的，使得NORM指令使用了错误的辅助寄存器，并使后续指令使用错误的ARP值。,2.4 程序控制,3、无条件转移、调用和返回 无条件转移 总是被执行，PC装入指定的程序地址且程序从该地址处开始执行。装入的地址来自于指令的第2个字或累加器的低16位。 在转移指令到达流水线的执行阶段时，下2条指令已被取回，且从流水线中清除不被执行，而从转移至的地址处继续执行。 无条件转移指令：B(转移)和BACC(转移到ACC指定的存储单元)。,2.4 程序控制,无条件调用 必定要执行，将指定的程序存储器的地址加载
29、到PC，并从该地址开始执行。装入的地址来自于指令的第2个字或累加器的低16位。 加载PC之前将返回地址保存到堆栈里。子程序执行后，返回指令将返回地址从堆栈加载到PC，程序从调用指令后面的指令开始执行。 无条件调用指令：CALL和CALA(调用ACC指定的存储单元处的子程序)。,2.4 程序控制,无条件返回 必定要执行，将栈顶的值加载到PC，并从该地址继续执行程序。 在返回指令到达流水线的执行阶段时，下两条指令已被取回，且从流水线中清除不被执行，PC从堆栈中取出返回地址，程序继续执行。,2.4 程序控制,4、有条件转移、调用和返回 使用多个条件 条件指令操作数中可以有多个条件。必须满足多个条件，
30、指令才可执行。 合法条件组合应满足的规则： 组1：最多可选2个条件，其中每个条件必须来自不同的类；2个条件不能来自同一类。 组2：最多可选3个条件，其中每个条件必须来自不同的类；不能有2个条件来自同一类。,2.4 程序控制,条件状态 条件指令必须能测试状态位的最近值。 直到流水线的第4个阶段，前一条指令已被执行后的一个周期，才认为条件是稳定的。 流水线控制在条件稳定之前，停止对条件指令后面任何指令的译码。,2.4 程序控制,条件转移 转移指令可把程序控制转移到程序存储器中的任何地址。条件转移指令仅当用户指定的一个或多个条件满足时才执行。如果满足所有条件，将转移指令的第2个字加载到PC，并从此地
31、址继续执行程序。 进行条件测试时，条件转移指令后的2个指令字已进入流水线。如果条件都满足，则清除这2个字，从转移到的地址处继续执行；否则，执行这2条指令。 条件转移指令：BCND(条件转移)和BANZ(若当前辅助寄存器的内容不为0，则转移)。,2.4 程序控制,条件调用 条件调用(CC)指令仅在满足规定的一个或多个条件满足时才被执行。如果满足所有条件，将调用指令的第2个字加载到PC，包含了子程序的起始地址。 转移到子程序之前，处理器把调用指令后的指令地址存入堆栈。函数必须以返回指令作为结束，返回指令从堆栈取回返回地址，使处理器重新执行原来的程序。 进行条件测试时，条件调用指令后的2个指令字已进
32、入流水线。如果条件都满足，则清除这2个字，从调用子程序的起点继续执行；否则，执行这2条指令。,2.4 程序控制,条件返回 返回同调用和中断一起使用。调用和中断把返回地址保存到堆栈里，然后将程序切换到新的程序存储器地址。被调用的子程序或中断服务程序以返回指令结束，该指令将原地址从栈顶弹到程序计数器PC。 条件返回指令(RETC)仅当用户指定的一个或多个条件满足时才执行。该指令可以使子程序或中断服务程序的返回有多种路径，取决于处理的数据；还可避免子程序或中断服务程序结束处有条件转移或绕过返回指令。 RETC和RET都是单字指令，由于潜在的PC不连续性，RETC同BCND和CC的耗费时间相同。进行条
33、件测试时，条件返回指令后的2个指令字已进入流水线。如果条件都满足，则清除这2个字，继续执行调用子程序；否则，执行这2条指令而不返回。,2.4 程序控制,5、重复单条指令 LF240 x的重复指令(RPT)允许将单条指令执行N+1次，N为RPT的操作数。 执行RPT是，将N加载到重复计数器(RPTC)，然后被重复的指令每执行一次，RPTC减1，直到其为0。当从数据存储单元读出计数值时，RPTC可用作16位计数器；若计数值为常数，则为8位计数器。 该功能对NORM、MACD和SUBC等指令都很有用。指令重复时，程序存储器地址和数据总线空闲，可于数据存储器地址和数据总线并行读取第2个操作数，使MACD和BLPD等在单周期内完成。,习题,1、简述TMS320C240芯片的多总线结构。 2、TMS320C240芯片的CPU主要由哪些部分构成？,