《14组合逻辑电路触发器和时序逻辑电路.docx》由会员分享，可在线阅读，更多相关《14组合逻辑电路触发器和时序逻辑电路.docx（2页珍藏版）》请在三一文库上搜索。
1、周测14组合逻辑电路、触发器和时序逻辑电路、单项选择题(每题2分，共20分)1.以下能防止空翻现象的触发器是 A.基本RS触发器B.同步RS触发器C.主从RS触发器D.RS触发器)2.构成加法器的基本电路是 A.基本放大电路B.限幅电路C.门电路D.触发器)3.用二进制异步计数器从零计到十进制数50,至少需要触发器的个数为 A.SB.6C.7D.4)4.寄存器主要用于A.存储数码和信息B.水久存储二进制数码C.存储十进制数码D.暂存数码和信息)5.如果要存储6位一进制数码通常要用 个触发器来构成寄存器。A.2B.3C.6D.12)6.抗干扰能力较差的触发方式是 A.同步触发B.上升沿触发C.下
2、降沿触发D.主从触发)7.二一十进制译码器有A.3个输入端，8个输出端B.4个输入端，10个输出端C.4个输入端，9个输出端D.3个输入端，9个输出端)8.七段显示译码器要显示数“2则共阴极数码显示器的ag引脚的电平应为A.1101101B.1011011C.1111011D.1110000)9.3位二进制编码器输人彳百号为1时，输出Y2Y1Y0。-A. 100B.110C.011D.101)10.十进制数(67)10码对应的8421码是A.10000111B.1100111C.1100011D.1100110二、判断题(每题2分，共20分)()1.JK触发器的特性方程是 QN 1 JQN K
3、QN ()2.主从RS触发器工作分两拍进行，先是从触发器工作再是主触发器工作。()3.半导体数码管是将发光管排列成日”字形状制成的。()4.译码器属于组合逻辑电路，其输入的具有特定含义的二进制的代码，输出的是数字而不是信号。()5.组合逻辑电路的分析是指根据实际问题设计出相应的逻辑电路图。()6.数码显示器属于时序逻辑电路类型。()7.移位寄存器每输入一个脉冲时，不一定只有一个触发器翻转。()8.将JK触发器的JK端连在一起作为输人端，就构成了D触发器。()9.触发器能够存储一位二值信号。()10.主从触发器电路中，主触发器和从触发器输出状态的翻转是同时进行的。三、填空题(每题2分，共20分)
4、1 .由或非门组成的基本 RS触发器输人信号不允许 R=, S=。2 .T触发器要预先设置为 1状态，应将Sd设置为 电平，Rd设置为 电平。3 .具有置0、置1功能的触发器是 。4 .组合逻辑电路不具有 功能，它的输出直接由电路的 所决定，与输入信号作用前的电路状态无关。5 .逻辑电路按其逻辑功能和结构特点可分为两大类，一类为 ,另一类为 。6 .从器件特性来分，数字集成电路有 和 两大类。7 .计数器按计数时各触发器状态转换与计数脉冲是否同步，可分为 计数器和 计数器。8 .时序逻辑电路由具有控制作用的 和具有 功能的触发器构成。9 .若需要每输人1024个脉冲，分额器能输出一个脉冲，则这个分额器最少需要的触发路个数为 个。10 .N进制计数器状态转换的特点是设定初态后，每来 个CP脉冲，计数器又重回初态。四、简答题(每题 5分，共20分)1 .组合正辑电路的分析方法。2 .时序逻辑电路的功能。五、综合分析疆：(每题10分，共20分)1.如图所示触发器中，分析每个触发器的功能，并指出那个触发器具有计数功能。(3)(4)2.试分析图时中还餐电路的工作原理要求(1)列出社本衣状态转换图。(2)说明计数器的逻辑功能。3.有A、B、C三条皮带传动机，送货方向为A-B - C,为防止物品在传动带上堆积， 造成落地损坏要求：C停B必停, B停A必停，否则就发出报警信号，设计该逻辑电路。