《实验3组合逻辑设计方案(编码器译码器设计方案).docx》由会员分享，可在线阅读，更多相关《实验3组合逻辑设计方案(编码器译码器设计方案).docx（2页珍藏版）》请在三一文库上搜索。
1、实验三组合逻辑设计（编码器/译码器设计）一、实验目的1. 进一步熟练 EDA 开发工具的使用2. 学习组合逻辑设计方法3. 掌握编码器 / 译码器设计方法。二、实验内容设计一个 3-8 线译码器 , 输入信号为 x2:0, 输出为 y0， y1， y2 ， y3， y4，y5， y6， y7，输出信号为低电平有效。版权文档，请勿用做商业用途设计一个8-3 线编码器，输入信号为x0,x1,x2,x3,x4,x5,x6,x7 ，输出为 y2:0,且输入信号为低电平有效。版权文档，请勿用做商业用途对设计进行时序仿真和硬件验证。三、实验步骤：1. 建立新文件夹；建立新工程；2. 编写 verilog
2、设计程序；3. 编译程序；4. 时序仿真。5. 按照试验箱硬件接口指定相应引脚，重新编译，下载执行。6. 在实验箱上用按键、开关和 LED 灯指示编译码结果。四、实验报告根据以上的实验内容写出实验报告，包括程序设计、时序仿真结果，实验硬件验证结果等。五、扩展部分1如何设计优 8-3 线优先编码器。2如何控制译码器，使输出存在全1 的非译码状态。参考程序：编码器input.outputalways ( *)case (x0,x1,x2,x3,x4,x5,x6,x7）8 b0111_1111: y=3111;b8 b1011_1111: y=3110;b8 b1101_1111: y=3101;b
3、8 b1110_1111: y=3100;b8 b1111_0111: y=311; b08 b1111_1011: y=310; b08 b1111_1101: y=31; b008 b1111_1110: y=3 b000;1Default: y=3 bzzzendcase译码器always ( *)case(x )3 b000： y=8b0111_1111;3 b001： y=8 b1011_1111;3 b010： y=8 b110_1111:3 b011： y=8 b11101111:3 b100： y=8 b1111_111:03 b101： y=8 b1111_1011:3 b110： y=8 b1111_11:03 b111： y=8 b1111_1110:endcase2