大学计算机组成原理期末考试试卷附答案最新.docx

上传人:scccc 文档编号:13939100 上传时间:2022-01-27 格式:DOCX 页数:18 大小:36.80KB
返回 下载 相关 举报
大学计算机组成原理期末考试试卷附答案最新.docx_第1页
第1页 / 共18页
大学计算机组成原理期末考试试卷附答案最新.docx_第2页
第2页 / 共18页
大学计算机组成原理期末考试试卷附答案最新.docx_第3页
第3页 / 共18页
大学计算机组成原理期末考试试卷附答案最新.docx_第4页
第4页 / 共18页
大学计算机组成原理期末考试试卷附答案最新.docx_第5页
第5页 / 共18页
点击查看更多>>
资源描述

《大学计算机组成原理期末考试试卷附答案最新.docx》由会员分享,可在线阅读,更多相关《大学计算机组成原理期末考试试卷附答案最新.docx(18页珍藏版)》请在三一文库上搜索。

1、一、单项选择题1. 运算器和控制器合称为()A. 主机B. 外设C.ALUD.CPU4. 补码加法运算是指()A. 操作数用补码表示,符号位单独处理B.操作数用补码表示,连同符号位一起相加C. 操作数用补码表示,将加数变补,然后相加D.操作数用补码表示,将被加数变补,然后相加5.动态RA的储信息依靠的是()A. 电容C. 晶体管B. 双稳态触发器D.磁场6. 下列存储器中,属于半导体存储器的是()A. 硬盘B. 动态存储器C. 软盘D.光盘7. 对于容量为8KB 的存储器,寻址所需最小地址位数为()A.2B.3C.12D.138. 一条机器指令中通常包含的信息有()A. 操作码、控制码B. 操

2、作码、立即数C. 地址码、寄存器号D.操作码、地址码9. 下列指令助记符中表示减法操作的是( )A.ADDB.SUBC.ANDD.NEG10.从主存中取回到CPU中的指令存放位置是()A. 指令寄存器C. 程序计数器11. 指令执行所需的操作数不会A. 指令本身C. 寄存器B. 状态寄存器D.数据寄存器来自 ()B. 主存D.控制器12. 微程序控制器将微程序存放在()A. 主存中B. 寄存器中C.ROMfrD.RAM 中13. 在一个串行传输系统中,每秒可传输12 个字节的数据,其比特率是()A.8bpsC.96bps14. 并行接口是指()A. 仅接口与外围设备之间采取并行传送B.仅接口与

3、系统总线之间采取并行传送C. 接口的两侧均采取并行传送D.接口内部只能并行传送15. 在磁盘中实现输入输出的数据传送方式A. 只采取程序查询等待方式C.只采取DMAT式1.定点小数的补码表示范围是()A.-1+2 -nwXW1-2-n-nC.-1 WXW 1-2B.12bpsD.任意()B. 只采取程序中断方式D.既有DMAT式,也有中断方式B.-1+2-nwXW1+2-n-nD.-1 WXW1+23 .在计算机中磁盘存储器一般用作( C )A.主存B.高速缓存C.辅存D.只读存储器4 .为了减少指令中的地址个数,采用的有效办法是( D )A.寄存器寻址B.立即寻址C.变址寻址D.隐地址5 .

4、组合逻辑控制器与微程序控制器相比( B )A. 组合逻辑控制器的时序系统比较简单B.微程序控制器的时序系统比较简单C.两者的时序系统复杂程度相同D.微程序控制器的硬件设计比较复杂8 .二进制补码定点小数1.101 表示的十进制数是( C )B.-0.101A.+1.625C.-0.375D.-0.6259 .用1KX4的存储芯片组成4KB存储器,需要几片这样的芯片?( A )A.8 片B.4 片C.2 片D.1 片10 .一地址指令是指( C )A. 只能对单操作数进行加工处理B.只能对双操作数进行加工处理C.既能处理单操作数也能处理双操作数D.必须隐含提供另一个操作数11 .微程序存放在(

5、C )A. 堆栈存储器中C.控制存储器中12 .CPU 响应 DMA 请求的时间是(A. 必须在一条指令执行完毕时C.可在任一时钟周期结束时13 .在同步控制方式中( A )A. 每个时钟周期长度固定C.每个工作周期长度固定14 .CPU 响应中断请求( C )A. 可在任一时钟周期结束时C.可在一条指令结束时14 CPU 响应中断请求是在( AA. 一个时钟周期结束时C. 一条指令结束时B.主存储器中D.辅助存储器中B )B.必须在一个总线周期结束时D.在判明没有中断请求之后B.各指令的时钟周期数不变D.各指令的工作周期数不变B.可在任一总线周期结束时D.必须在一段程序结束时)B. 一个总线

6、周期结束时D. 一段程序结束时15.串行接口是指( B )A. 接口与系统总线之间为串行传送D.接口内部只能串行传送B.接口与外设之间为串行传送3.若16进制数为13F,则其对应的八进制数为( B )A 377B 477C 577D 6774在下列存储器中,属于顺序存取存储器的是( D )A U 盘B.加C.磁盘D.磁带5在下列浮点数的表示中,属于规格化编码的是( A )A. 1.1011 23B. 1.0011 233C. 0.0101 2D. 0.0011 23C.接口的两侧都为串行传送7在下列磁盘数据记录方式中,不具有 自同步能力的方式是( C )AFMBPMCNRZlDMFM8寄存器堆

7、栈初始化时堆栈指针SP 的值为( A )A0B1C.栈顶地址D.最大地址9采用直接寻址方式的操作数存放在( B )A.某个寄存器中B.某个存储器单元中C.指令中D.输入/输出端口中11 比较硬连线控制器和微程序控制器,下列说法正确的是( A )A.硬连线控制器结构简单规整B.硬连线控制器执行速度慢C.微程序控制器执行速度快D .微程序控制器容易实现复杂指令控制13下列总线或接口中不属于 串行方式的是( D )APCIBRS232CUARTDUSB15控制DMA 数据传送的是( A )ADMA 控制器BCPUC.外设D.主存3.n+l 位定点小数的反码表示范围是(A )A.-1+2 飞 XW-2

8、-nB.-2n+1 & XWn-1C.-1-2nw X 1+2D.-2n XVn+15.若地址总线为 A15 (高位)Ao (低位),若用4KB的存储芯片组成8KB存储器,则加在各存储芯片上的地址线是(D )A.Aii AoB.A10 AoC.A9 AoD.A8 Ao7 .在存储器堆栈结构中,在栈底为最大地址的堆栈操作中压栈是指(D )A.先使SP减1,再将数据存入 SP所指单元8 .先使SP加1,再将数据存入 SP所指单元C.先将数据存入SP所指单元,再将SP减1D.先将数据存入SP所指单元,再将 SP加19 .下列寻址方式中,执行速度最快的是(A )A.寄存器寻址B.相对寻址C.直接寻址D

9、.存储器间接寻址10 采用微序控制的主要目的是(B )A.提高速度B.简化控制器设计与结构C.使功能很简单的控制器能降低成本11 .采用异步控制的目的是(A )A. 提高执行速度C.降低控制器成本12 .外部设备接口是指(C )A.CPU 与系统总线之间的逻辑部件C.主存与外围设备之间的逻辑部件13 .在磁盘中实现输入输出数据传送的方式(A. 只采取程序查询等待方式C.只采取 DMA 方式14 .在 CPU 中,指令寄存器IR 用来存放(A. 正在执行的指令C.已执行的指令15 .中断屏蔽字的作用是(B )A. 暂停外设对主存的访问C.暂停对一切中断的响应4. 在下列存储器中,属于挥发性的存储

10、器是(A.ROMC. 磁盘D.不再需要机器语言B.简化控制时序D.支持微程序控制方式B.系统总线与外部设备之间的逻辑部件D.运算器与外围设备之间的逻辑部件C )B.只采取程序中断方式D.既有DMA方式,也有中断方式A )B.即将执行的指令D.指令地址B.暂停对某些中断的响应D.暂停CPU对主存的访问D )B. 光盘D.RAM7. 一地址指令是指( B )B. 只能对双操作数进行加工处理D. 必须隐含提供另一个操作数A )B. 寄存器间接寻址D. 相对寻址B )A. 只能对单操作数进行加工处理 C. 既能处理单操作数也能处理双操作数 8. 下列寻址方式中,执行速度最快的是( A. 立即寻址 C.

11、 直接寻址 9. 在微程序控制中,机器指令和微指令的关系是( A. 每一条机器指令由一条微指令来解释执行 B. 每一条机器指令由一段微指令序列来解释执行 C. 一段机器指令组成的工作程序,可由一条微指令来解释执行D. 一条微指令由若干条机器指令组成10. 同步控制方式是指(C )B. 各指令占用的节拍数相同D. 必须采用微程序控制方式B. 磁盘存储器D. 主存储器A. 各指令的执行时间相同C. 由统一的时序信号进行定时控制11.CPU 可直接访问的存储器是(DA. 虚拟存储器C. 磁带存储器14.在CPU中,程序计数器 PC用来存放(D )A. 现行指令B. 下条指令C. 操作数的地址D. 下

12、条指令的地址15. 在磁盘的各磁道中(B )A. 最外圈磁道的位密度最大C. 中间磁道的位密度最大B. 最内圈磁道的位密度最大D.所有磁道的位密度一样大7零地址指令可选的寻址方式是(CA 立即寻址C.堆栈寻址8为了减少指令中的地址数,可以采用(A 直接寻址C.相对寻址9程序计数器是指(D )A 可存放指令的寄存器B 可存放程序状态字的寄存器C.本身具有计数逻辑与移位逻辑的寄存器D 存放下一条指令地址的寄存器10在同步控制方式中(A )A 每个机器周期长度固定C.每个工作周期长度固定11 作为主要的控制方式,异步控制常用于(A 单总线结构中C.组合逻辑控制器中12存放微程序的存储器是(D )A.

13、主存C.随机存储器13并行接口是指(C )A 仅接口与系统总线之间采取并行传送B 仅接口与外围设备之间采取并行传送C.接口的两侧均采取并行传送D 接口内部只能并行传送14主设备通常指(D )A 发送信息的设备C.主要的设备15在磁盘数据记录方式中,用调频制记录数据“A 0 次C 2 次B 间接寻址D 寄存器寻址 B) B 隐含寻址D 变址寻址B 每个机器周期长度不固定D 各指令的机器周期数不变A)B 微型计算机中的CPU 控制中D 微程序控制器中B 硬盘D 只读存储器B 接收信息的设备D 申请并获取总线控制权的设备1 ”时,电流的变化方向是( C )B 1 次D 无任何变化17为了实现输入输出

14、操作,指令中(D )A 必须指明外围设备的设备号B 必须指明外围接口中寄存器的地址码C.必须同时指明外围设备号与接口中寄存器的总线地址D 对单独编址方式,可以指明设备号或端口地址;对统一编址方式,可以指明寄存器的总线地址19 CPU 响应中断的时机是(CA.可在任一机器周期结束时C.必须在一条指令执行完毕时20在写磁盘过程中,适配器向主机发出A.扇区缓冲器满时C.寻道完成时B 可在任一工作周期结束时D 必须在执行完当前程序段时DMA 请求是在(B )B 扇区缓冲器空时D 启动磁盘时3 n+1 位定点小数的补码表示范围是(B )A. K X2nnC. 1 w XW 1+2B. -2nwxwn-1

15、D. 2n XVn +14在下列存储器中,不属于 磁表面存储器的是(D )A.磁带C.磁鼓B 磁盘D 光盘7在存储器堆栈结构中,堆栈指针SP 的内容是(A )A.栈顶单元地址C.栈顶单元内容B 栈底单元地址D 栈底单元内容10采用同步控制的目的是(CA.提高执行速度C.满足不同操作对时间安排的需要B 简化控制时序D 满足不同设备对时间安排的需要14在CPU 中,数据寄存器DR 是指(D )A.可存放指令的寄存器B 可存放程序状态字的寄存器C.本身具有计数逻辑与移位逻辑的寄存器D 可编程指定多种功能的寄存器15在磁盘的各磁道中(DA.最外圈磁道的道容量最大C.中间磁道的道容量最大B 最内圈磁道的

16、道容量最大D 所有磁道的道容量一样大4.定点小数的补码表示范围是(B.-1 x 1D.-1 x1A.-1 xv 1C.-1 wxv 17 .动态RAM 的特点是(C )A. 工作中存储内容会产生变化8 .工作中需要动态地改变访存地址C.每次读出后,需根据原存内容重写一次D.每隔一定时间,需要根据原存内容重写一遍8 .下列存储器中可在线改写的只读存储器是(B )A.EEPROMB.EPROMC.ROMD.RAM9 .在计算机的层次化存储器结构中,虚拟存储器是指(C )A. 将主存储器当作高速缓存使用B.将高速缓存当作主存储器使用C.将辅助存储器当作主存储器使用D.将主存储器当作辅助存储器使用10

17、.单地址指令(D )A. 只能对单操作数进行加工处理B.只能对双操作数进行加工处理C.既能对单操作数进行加工处理,也能对双操作数进行运算D.无处理双操作数的功能12.在同步控制方式中(A )A. 各指令的执行时间相同B.各指令占用的机器周期数相同C.由统一的时序信号进行定时控制D. CPU 必须采用微程序控制方式13 .CPU 响应 DMA 请求的时间是(CB.必须在一个总线周期结束D.在判明设有中断请求之后A. 必须在一条指令执行完毕C.可在任一时钟周期结束14 .在微程序控制中,机器指令和微指令的关系是(A )A. 每一条机器指令由一条微指令来解释执行B.每一条机器指令由一段微程序来解释执

18、行C.一段机器指令组成的工作程序,可由一条微指令来解释执行D. 一条微指令由若干条机器指令组成16 .下列设备中,适合通过DMA 方式与主机进行信息交换的是(B )A.键盘B.电传输入机C.针式打印机D.磁盘17 .串行接口是指(C )A. 接口与系统总线之间采取串行传送B.接口与外围设备之间采取串行传送C.接口的两侧采取串行传送D.接口内部只能串行传送18.向量中断的向量地址是(DB.由中断服务程序统一产生D.由处理程序直接查表获得A.通过软件查询产生C.由中断源硬件提供20.在调相制记录方式中(C )A.相邻位单元交界处必须变换磁化电流方向B.相邻位单元交界处,电流方向不变C.当相邻两位数

19、值相同时,交界处变换电流方向D.当相邻两位数值不同时,交界外变换电流方向一、填空题(本大题共12小题,每空2分,共48分)请在每小题的空格中填上正确答案。错填、不填均无分。l.cache是一种高速缓冲存储器,是为了解决CPU 和 主存 之间速度不匹配而采用的一项重要技术。2 .总线数据通信方式按照传输定时的方法可分为 同步 式和异步 式两类。3 .浮点数加/减法运算需要经过 对阶,相加,规格化,舍入操作和判 断结果的正确性五个步骤。4 .在I/O控制方式中,主要由程序实现的是 中断方式 和 通道方式 。5 .在运算过程中出现数据超出表示范围的现象,就发生_溢出,这时,运算结果是错误 的。6 .

20、条件转移、无条件转移、转子程序、返主程序、中断返回指令都属于程序控制类指令,这 类指令在指令格式中所表示的地址不是操作数 的地址,而是 一下一条指令的地址。7 .软磁盘和硬磁盘的 存储原理 和记录方式基本相同,但在结构和 性能上存在较大差别。8 .计算机的 软件 是计算机 系统 结构的重要组成部分,也是计算机不同于一般电子设备的本质所在。9 .外存储器与内存储器相比,外存储器/束唐慢. 容量大,成本低。10 .EPROM是指 紫外线 擦除,可编程的 可读 存储器。11 . 一位十进制数,用 BCD码表示需要 4位二进制码,用 ASCII码表示需要7 位二进制码。12.虚拟存储器指的是存一一外存

21、 层次,它给用户提供了一个比实际主存空间大得多的 程序地址 空间。1 .计算机的存储器系统是指 cache,内存,外存。2 .移码表示法主要用于表示 浮点 数的阶码 E,有利于比较两个数 阶码的大小。3 .完整的计算机系统应包括配套的硬件系统 和 软件系统 。4 .系统总线中地址线的功能是用于指定 存储器 和I/O设备单元或端口的地址。5 .串行传输只需 一条 数据传输线,线路的成本低,适合于短距离的数据传输。6 .指令格式是指令字用二进制代码表示的结构形式,通常由操作码 字段和操作数 字段组成。7 .CD-ROM 光盘是一只读型 型光盘,可用做计算机的 外部 存储器和数字化多媒体设备。8 .

22、微程序控制器主要由控制存储器、微命令寄存器、微地址寄 存器和地址转移逻辑等组成。9 .运算器虽有许多部件组成,但核心部件是 算数 与 逻辑 运算部件。10 .CPU响应中断时,进入“中断周期”采用硬件方法保护并更新程序计数器PC内容,而不是由软件完成,主要因为能进入中断处理 并能正确返回 源程序。11 .磁盘上常用的记录方式可分为D3零制、不归零制,调相 制,调频制等多种类型。12 .存储 程序 并按 程序 顺序执行,这是冯诺依曼型计算机的工作原理。1.I/O设备的编址方式通常有 独立编址 和 统一编址 两种方式。2 .虚拟存储技术就是利用一个实际存在的容量较小的物理空间模拟一个 比实际内存空

23、 间大得多的 存储空间。3 .在黑白显示器中,显示的灰度级是指像素点的亮暗差别 。4 .为提高大批量数据传送的效率,在输入输出系统中引入 DMA 方式进 行数据传送。5 .存储器的最大容量可由存储器的内存和外存之和确定,通常我们称1GB=1024 MB 。6 .当前汉字在计算机中的编码分为 输入 码和 机内 码两种。10 .主存储器和CPU之间增加高速缓冲存储器的目的是解决 CPU和主存之间速度不匹配。11 .能被CPU直接访问的存储器是 内存储器。12 .在定点二进制运算器中,减法运算一般通过补码运算的二进制加法器(利用补码化为加法)来实现。13 .如指令中的地址码就是操作数的有效地址,那么

24、这种寻址方式称为操作数的寻址方式。14 .PCI总线是64位的。15 .循环冗余码简称为多项式码。16 .寄存器间接寻址方式中,操作数处在内存中。17 .用浮点数来表示的优点是数值范围不受限制与表示格式不受限制 。18 .运算器的主要功能是进行算术运算与逻辑运算运算。19 .目前计算机进行 DMA传送时,CPU 一般是要让出对系统总线的控制权,交给 DMA 控制。二、计算题(本大题共 4小题,每小题6分,共24分)3 .现有一个64Kx 2位的存储器芯片,欲设计具有同样存储容量的芯片,应如何安排地址线和数据线引脚的数目,使两者之和最小。并说明有几种解答。角单:设地址线x根,数据线y根,则2x

25、y=64KX2若 y=1x=17y=2 x=16y=4 x=15y=8 x=14因此,当数据线为1或2时,引脚之和为184 .用补码运算方法求 X+Y= ? X-Y=?X=0.1001Y=0.1100解:X 补=0.1001丫补=0.1100X+Y=X 补+Y 补=0.01015 .已知:X=0.1011,Y= 0.0101,求:X补,Y补,X+Y补解:凶补=0.1011Y补=1.1011X+Y 补=凶补+ Y补=0.01101.有4K X4bit的RAM存储器芯片,要组成一个64Kx 8bit的存储器,计算总共需要多少RAM芯片,其中多少芯片构成并联 ?多少个芯片组地址串联 ?解:需要 RA

26、M 芯片=64K X 8bit/(4K X 4bit)=32并联是由于数据线扩大了,由于 8bit/4bit =2,所以两组芯片地址并联串联是地址线的原因,64/4 =16,故而每组有16个芯片串联6 .一台计算机它的地址线是20位,则它的内存最大容量是多少?解:内存最大容量是:2的20次方=1MB7 .若某数x的真值为-0.11010,用补码表示。解:真值=1.11010 反码=1.00101 补码=1.001103、(8分)已知某8位机的主存采用半导体存贮器,地址码为 18位,若使用4KX4位RAM芯片组成该机 所允许的最大主存空间,并选用模块条的形式,问:(1)若每个模块为32Kx 8位

27、,共需几个模块? ( 2)每个模块内共有多少片 RAM芯片? ( 3)主存共需多少 RAM5片? CPU如何选择各模块?解:(1)2 的 18 次方 *8=256K*8 ;所需模块:256k*8/(32k*8)=8(2)需要的 RAM芯片:32K*8/ (4K*4) =16(3)共需芯片:16*8=128为了选择各模块,需使用 3:8译码器,即3根地址线 选择模条。二、名词解释题(本大题共3小题,每小题3分,共9分)16 .随机访问存储器(RAM):能够快速方便地访问任何地址中的内容,访问的速度与存储位置无关。17 .地址码:指的是下一条指令所在位置16 .堆栈指针:堆栈一一数据的写入写出不需

28、要地址,按先进后出的顺序读取数据的存储区.指针一一是一个用来指示一个内存地址的方t算机语言的变量或中央处理器(CPU)中寄存器(Register)17 .硬连线控制器:是由基本逻辑电路组成的,对指令中的操作码进行译码,并产生相应的时序控制信号的部件,又称组合逻辑控制器。硬连线逻辑一一一种控制器逻辑,用一个时序电路产生时间控制信号,采用组合逻辑电路实现各种控制功能。18 .并行传输指一每个数据位都需要单独一条传输线,所有的数据位同时进行传输。(在采用并行传输方式的总线中,除了有传输数据的线路外,还可以具有传输地址和控制信号的线路, 地址线用于选择存储单元和设备,控制线用于传递操作信号)16 .中

29、断嵌套一一多级中断系统中,CPU在处理一个中断的过程中又去响应另一个中断请求;17 .微地址寄存器 一一微地址寄存器是微程序控制器设计结构的组成部分。18 .寻址方式一一是指确定本条指令的数据地址,以及下一条将要执行的指令地址的方法。16 . RAM 一随机访问存储器,能够快速方便的访问地址中的内容,访问的速度与存储位 置无关。17 .指令系统一一计算机中各种指令的集合。18 .显示器分辨率一一是衡量显示器的一种标准,以图像的点数(像素)为单位,显示器分 辨率越高其显示器就越好;16 .主机一一主机中包含了除输入输出设备以外的所有电路部件,是一个能够独立工作的系 统。17 . ROMP一只读存

30、储器,一种只能读取数据不能写入数据的存储器。18 .指令周期:从一条指令的启动到下一条指令启动的间隔时间。21 .微程序一一存储在控制存储中的完成指令功能的程序,由微指令组成。22 .并行总线接口I/O接口模板和外设的数据交换为并行方式。(并行数据接口)23 .分辨率:是衡量显示器显示清晰度的指标,以像素的个数为标志。16. CPU一一中央处理器,是计算机的核心部件,同运算器和控制器构成。17. Cache命中 CPU访问主存的数据或代码存在于cache中的情形时,称为Cache命中;18. 总线周期一一是总线接口部件完成一个取指令或传送数据的完整操作所需的最少时钟周 期数。22.主设备:在通

31、过总线进行数据传输的多个设备中,获得总线控制权的设备称为总线的主 设备。五、设计题(本大题共1小题,13分)27.用8KX8位/片的存储芯片构成 32KB存储器,地址线为 A15(高)A0(低)。(1)需要几片这种存储芯片?(2)32KB存储器共需要几位地址 ?是哪几位地址线?(3)加至各芯片的地址线有几位 ?是哪几位地址线?(4)用于产生片选信号的地址线是哪几位(译码法)?(1)共需要32KB/8KB=4片存储芯片(2) 32KB=215B 共需要15位地址线,即A屋心(3)加至各芯片的地址线有13位,即金4(4)用于产生片选信号的地址线是2位,即心3(5)画图(略)1 . 异步通信方式传送

32、ASCII 码,数据位7 位,奇校验1 位,停止位1 位。计算当波特率为4800 时,字符传送的速率是多少?每个数据位的时间长度是多少?数据位的传送速率是多少?解: 4800 波特 /10=480 字符 / 秒每个数据位时间长度T=1/4800=0.208ms数据位传送速率 8 X 480=3840位/秒2 .用16kx 8位的SRAMK片本幼或64Kx 16位的存储器,请计算出该存储器需要多少片SRAM芯片?多少根地址线接入芯片内部译码?多少根地址线作为片选译码?解:芯片:64K*16/ ( 16K*8) =8芯片内部译码:2 的 N 次方 =16 k N=14片选译码:16-14=23 .

33、CPU执行一段程序时,cache完成存取的次数为1900次,主存完成存取的次数为100次,已知 cache 存取周期为50ns, 主存存取周期为250ns, 求 cache 的命中率和平均访问时间。解:(1)命中率 H = Nc / (Nc + Nm) = 1900 / (1900 + 100) = 0.95主存慢于cache 的倍率r = tm / tc = 250ns / 50ns = 5访问效率 e = 1 / r+(1-r)H = 1 / 5+(1-5)0.95 = 83.3%(2)平均访问时间 ta = tc / e = 50ns / 0.833 = 60 ns4 .将十进制数354转换成二进制数、十六进制数和压缩BCDao解: 354=101100010 B354=162H354 的压缩BCD是1625 . 两个 8 位带符号的补码数X=87H, Y=F5H, 求算术运算:(X+Y) 补 =?是否溢出?并说明原因。解:X=87H转换成二进制得:10000111Y=F5H转换成二进制得:11110101X补=010000111丫补=011110101(X+Y) 补 =x 补 +y 补 =101111100结果负溢出

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 社会民生


经营许可证编号:宁ICP备18001539号-1