[计算机硬件及网络]单片机接口技术.doc

《[计算机硬件及网络]单片机接口技术.doc》由会员分享，可在线阅读，更多相关《[计算机硬件及网络]单片机接口技术.doc（34页珍藏版）》请在三一文库上搜索。

1、IC总线应用实验一、IC总线介绍1.1 IC总线的特性在单片机应用系统中推广IC总线后将会大大改变单片机应用系统结构、性能，对单片机的应用开发带来以下好处。1、可最大限度地简化结构，二线制的IC串行总线使得各电路单元之间只需最简单的2线连接，而且总线接口都已集成在器件中，不需另加总线接口电路，这样减少电路板面积，提高了可靠性，降低了成本。2、可实现电路系统的模块化、标准化设计。在IC总线上各单元电路相互之间没有其它连线，用户常用的单元电路基本上与系统电路无关，故极易形成用户自己的标准化、模块化设计。3、IC总线各节点具有独立的电气特性，各节点单元电路能在相互不受影响的情况下， 甚至在系统供电情

2、况下接入或撤出，且系统可方便地对某一节点电路进行故障诊断与跟踪，有极好的可维护性。4、IC总线系统构成具有最大的灵活性、系统改型设计、或对已加工好的电路板需扩展功能时，对原有设计及电路板系统影响最小，同时标准IC总线模块的组合开发大大地缩短了新品的开发周期。1.2 标准模式IC总线规范IC总线通过2根线串行数据（SDA）和串行时钟（SCL）线连接到总线上的任何一个器件，每个器件都应有一个唯一的地址，而且都可以作为一个发送器或接收器。此外，器件在执行数据传输时也可以被看作是主机或从机。发送器：本次传送中发送数据（不包括地址和命令）到总线的器件。接收器：本次传送中从总线接收数据（不包括地址和命令）

3、的器件。主机：初始化发送、产生时钟信号和终止发送的器件，它可以是发送器或接收器。主机通常是微控制器。从机：被主机寻址的器件，它可以是发送器或接收器。IC总线是一个多主机的总线，也即可以连接多于一个能控制总线的器件到总线。当2个以上能控制总线的器件同时发动传输时，只能有一个器件能真正控制总线而成为主机，并使报文并不被破坏，这个过程叫做仲裁。与此同时，能使多个能控制总线的器件产生时钟信号的同步。SDA和SCL都是双向线路，连接到总线的器件的输出级必须是漏极开路或集电极开路，都通过一个电流源或上拉电阻连接到正的电源电压，这样才能够实现线与功能。当总线空闲时，这2条线路都是高电平。在标准模式下，数据传

4、输的速度为0100Kbit/s。1、 位传输IC总线上每传输一个数据位必须产生一个时钟脉冲。（1） 数据的有效性SDA线上的数据必须在时钟线SCL的高电平周期保持稳定，数据线的电平状态只有在SCL线的时钟信号是低电平时才能改变，如图(31-1)所示。在标准模式下，高低电平宽度必须不小于4.7Ns。 图 (31-1) IC总线的位传输 （2） 起始和停止条件在IC总线中，唯一违反上述数据有效性的是起始（S）和停止（P）条件，如图(31-2)所示。起始条件（重复起始条件）；在SCL线是高电平时，SDA线从高电平向低电平切换。停止条件：在SCL线是高电平时，SDA线由低电平向高电平切换。 图 (31

5、-2) 起始和停止条件起始和停止条件一般由主机产生。起始条件作为一次传送的开始，在起始条件后总线被认为处于忙的状态。停止条件作为一次传送的结束，在停止条件的某段时间后，总线被认为再次处于空闲状态。重复起始条件既作为上次传送的结束，也作为下次传送的开始。2、 数据传输（1） 字节格式发送到SDA线上的每个字节必须为8位。每次传输可以发送的字节数量不受限制。每个字节后必须跟一个应答位。首先传输的是数据的最高位（MSB）,见图(31-3)所示。 图 (31-3) IC总线的数据传输（2） 应答相应的应答时钟脉冲由从机产生。在应答的时钟脉冲期间，发送器释放SDA线（高）。在应答的时钟脉冲期间，接收器必

6、须将SDA线拉低，使她在这个时钟脉冲的高电平期间保持稳定的低电平。如图3. 3中时钟信号SCL的第9位。一般说来，被寻址匹配的从机或可继续接收下一字节的接收器将产生一个应答。若作为发送器的主机在发送完一个字节后，没有收到应答位（或收到一个非应答位），或作为接收器的主机没有发送应答位（或发送一个非应答位），那么主机必须产生一个停止条件或重复起始条件来结束本次传输。若从机接收器不能接收更多的数据字节，将不产生这个应答位：主机接收器在接收完最后一个字节后不产生应答，通知从机发送器数据结束。3、 仲裁与时钟发生（1） 同步时钟同步通过各个能产生时钟的器件线与连接到SCL线上来实现的，上述的各个器件可能

7、都有自己独立的时钟，各个时钟信号的频率、周期、相位和占空比可能都不相同，由于“线与”的结果，在SCL线上产生的实际时钟的低电平宽度由低电平持续时间最长的器件决定，而高电平宽度由高电平持续时间最短的器件决定。（2） 仲裁当总线空闲时，多个主机同时启动传输，可能会有不止一个主机检测到满足起始条件，而同时获得主机权，这样就要进行仲裁。当SCL线是高电平时，仲裁在SDA线发生，当其他主机发送低电平时，发送高电平的主机将丢失仲裁，因为总线上的电平与它自己的电平不同。仲裁可以持续多位,它的第一个阶段是比较地址位，如果每个主机都尝试寻址相同的器件，仲裁会继续比较数据位，或者比较响应位。因为IC总线的地址和数

8、据信息由赢得仲裁的主机决定，在仲裁过程中不会丢失信息。（3） 用时钟同步机制作为握手器件可以快速接收数据字节，但可能需要更多时间保存接收到的字节或准备一个要发送的字节。此时，这个器件可以使SCL线保持低电平，迫使与之交换数据的器件进入等待状态，直到准备好下一字节的发送或接收。4、 传输协议（1） 寻址字节主机产生起始条件后，发送的第一个字节为寻址字节，该字节的头7位（高7位）为从机地址，最低位（LSB）决定了报文的方向，“0”表示主机写信息到从机，“1”表示主机读从机中的信息，如图(31-4)所示。当发送了一个地址后，系统中的每个器件都将头7位与它自己的地址比较。如果一样，器件会应答主机的寻址

9、，至于是从机接收器还是从机发送器都由R/W位决定。 图 (31-4) 起始条件后的第一个字节 从机地址由一个固定的和一个可编程的部分构成。例如：某些器件有4个固定的位（高4位）和3个可编程的地址位（低3位），那么同一总线上共可以连接8个相同的器件。IC总线委员会协调IC地址的分配，保留了2组8位地址（0000XXXX和1111XXXX），这2组地址的用途可查阅有关资料。（2） 传输格式主机产生起始条件后，发送一个寻址字节，收到应答后跟着就是数据传输，数据传输一般由主机产生的停止位终止。但是，如果主机仍希望在总线上通讯，它可以产生重复起始条件（Sr）和寻址另一个从机，而不是首先产生一个停止条件。

10、在这种传输中，可能有不同的读/写格式结合。可能的数据传输格式有：主机发送器发送数据到从机接收器。见图(31-5)，寻址字节的“R/W”位为0，数据传输的方向不改变。寻址字节后，主机接收器立即读从机发送器中的数据，见图(31-6)。寻址字节的“R/W”位为1。在第一次从机产生的响应时，主机发送器变成主机接收器，从机接收器变成从机发送器。之后，数据由从机发送，主机接收，每个应答由主机产生，时钟信号CLK仍由主机产生。若主机要终止本次传输，则发送一个非应答信号（/A），接着主机产生停止条件。复合格式，见图(31-7)。传输改变方向的时候，起始条件和从机地址都会被重复。但R/W位取反。如果主机接收器发

11、送一个重复起始条件，它之前应该要发送一个非应答信号（/A）。 图 (31-5) 主机发送器发送数据到从机接收器，传输方向不变。 图 (31-6) 寻址字节后，主机接收器立即读从机发送器中的数据图 (31-7) 复合格式1.3 虚拟IC总线汇编程序软件包（V1.1）为了非常方便地对IC从器件进行快速的、正确的读写操作，为此我们设计了硬件IC总线操作平台软件包。本软件包是字节方式下的硬件IC总线软件包，只要用户给子程序提供几个主要的参数，即可轻松地完成任何IC总线外围器件的应用程序设计。IC总线是PHILIPS公司推出的芯片间串行数据传输总线，2根线（SDA、SCL）即可实现完善的全双工同步数据传

12、输，能够十分方便地构成多机系统和外围器件扩展系统。IC器件是把IC的协议植入器件的I/O接口，使用时器件直接挂到IC总线上，这一特点给用户在设计应用系统时带来了极大的便利。IC器件无须片选信号，是否选中是由主器件发出的IC从地址决定的，而IC器件的从地址是由IC总线委员会实行统一发配。我们推出的IC总线的操作平台软件包，只要你给出器件从地址，即可进行字节读、字节写、多字节读、多字节写，能够非常方便地使用IC器件，无须你介入底层的IC操作协议。1.4 A51软件包概述此软件包是用在单主IC总线上，硬件接口是SDA、SCL，使用MCU的I/O来模拟SDA/SCL总线。设计有/无子地址的子程序是根据

13、IC器件的特点，目的在于将地址和数据彻底分开。软件包的接口界面为：IRDBYTE （无子地址）读单字节数据 （现行地址读）IWRBYTE （无子地址）写单字节数据 （现行地址写）IRDNBYTE （有子地址）读N字节数据IWRNBYTE （有子地址）写N字节数据IRDNBYTEEXT （无子地址）读N字节数据IWRNBYTEEXT （无子地址）写N字节数据说明：现行地址读/写即专指无子地址的器件，不给定子地址的读/写操作。软件包占用内部资源： R0，R1，R2，R3，ACC，Cy。使用前须定义变量：SLA器件从地址，SUBA器件子地址，NUMBYTE读/写的字节数，位变量ACK。使用前须定义常

14、量：SDA、SCL总线位，MTD发送数据缓冲区首址接口子程序出口参数ACK为0时表示器件无应答1.4.1 软件包清单 MCS-51单片机模拟IC软件包（V1.1） 文件名：VIC_ASM.INC 功能说明：本模拟IC软件包包含了IC操作的底层子程序，使用前要定义 好SCL和SDA。在标准8051模式（12Clock）下，对主频要求是不高于12MHz （即1个机器周期1us）；若Fosc12 MHz则要增加相应的NOP指令数。（总线 时序符合IC标准模式，100Kbit/S）启动IC总线子程序:START: SETB SDA NOP SETB SCL ；起始条件建立时间大于4.7 us NOP

15、NOP NOP NOP NOP CLR SDA NOP ；起始条件锁定时大于4 us NOP NOP NOP NOP CLR SCL ；钳住总线，准备数据NOPRET结束总线子程序:STOP: CLR SDA NOP SETB SCL ；发送结束条件的时钟信号 NOP ；结束总线时间大于4 us NOP NOP NOP NOP SETB SDA ；结束总线 NOP ；保证一个终止信号和起始信号的空闲时间大于4.7us NOP NOP NOPRET发送应答信号子程序:MACK: CLR SDA ；将SDA置0 NOP NOP SETB SCL NOP ；保持数据时间，即SCL为高时间大于4.7

16、us NOP NOP NOP NOP CLR SCL NOP NOP RET发送非应答信号:MNACK: SETB SDA ；将SDA置1 NOP NOP SETB SCL NOP NOP ；保持数据时间，即SCL为高时间大于4.7 us NOP NOP NOP CLR SCL NOP NOP RET检查应答位子程序(返回值，ACK=1时表示有应答):CACK: SETB SDA NOP NOP SETB SCL CLR ACK NOP NOP MOV C, SDA JC CEND SETB ACK ；判断应答位CEND: NOP CLR SCL NOP RET发送字节子程序(字节数据放入AC

17、C, 每发送一字节要调用一次CACK子程序，取应答位):WRBYTE: MOV R0, #08HWLP: RLC A ；取数据位 JC WR1 SJMP WR0 ；判断数据位WLP1: DJNZ R0, WLP NOP RETWR1: SETB SDA ；发送1 NOP SETB SCL NOP NOP NOP NOP NOP CLR SCL SJMP WLP1WR0: CLR SDA ；发送0 NOP SETB SCL NOP NOP NOP NOP NOP CLR SCL SJMP WLP1读取字节子程序(读出的值在ACC, 每取一字节要发送一个应答/非应答信号):RDBYTE: MOV

18、R0,#08HRLP: SETB SDA NOP SETB SCL ；时钟线为高，接收数据位 NOPNOPMOV C, SDA ；读取数据位MOV A, R2CLR SCL ；将SCL拉低，时间大于4.7 usRLC A ；进行数据位的处理MOV R2, ANOPNOPNOPDJNZ R0, RLP ；未够8位，再来一次RET以下是用户接口子程序:无子地址器件写字节数据入口参数：数据为ACC、器件从地址SLA占用：A、 R0、 CYIWRBYTE : PUSH ACC IWBLOOP: LCALL START ；启动总线MOV A, SLALCALL WRBYTE ；发送器件从地址LCALL

19、CACKJNB ACK, RETWRB ；无应答则跳转POP ACC ；写数据LCALL WRBYTELCALL CACKLCALL STOPRETRETWRB: POP ACCLCALL STOP RET无子地址器件读字节数据入口参数：器件从地址SLA出口参数：数据为ACC占用： A、 R0、 R2、 CYIRDBYTE: LCALL STARTMOV A, SLA ；发送器件从地址INC ALCALL WRBYTE LCALL CACKJNB ACK, RETRDBLCALL RDBYTE ；进行读字节操作LCALL MNACK ；发送非应答信号RETRDB: LCALL STOP ；结束

20、总线RET向器件指定子地址写N字节数据入口参数：器件从地址SLA、器件子地址SUBA、发送数据缓冲区MTD、发送字节数NUMBYTE占用：A、 R0、 R1、 R3、 CYIWRNBYTE: MOV A, NUMBYTEMOV R3, ALCALL START ；启动总线MOV A, SLALCALL WRBYTE ；发送器件从地址LCALL CACKJNB ACK, RETWRN ；无应答则退出MOV A,SUBA ；指定子地址LCALL WRBYTELCALL CACKMOV R1, #MTDWRDA: MOV A,R1LCALL WRBYTE ；开始写入数据LCALL CACKJNB A

21、CK, IWRNBYTEINC R1DJNZ R3, WRDA ；判断写完没有RETWRN: LCALL STOPRET向器件指定子地址读取N字节数据入口参数：器件从地址SLA、器件子地址SUBA、接收字节数NUMBYTE出口参数：接收数据缓冲区MTD占用：A、 R0、 R1、 R2、 R3、 CYIRDNBYTE: MOV R3, NUMBYTELCALL STARTMOV A, SLALCALL WRBYTE ；发送器件从地址LCALL CACKJNB ACK, RETRDNMOV A, SUBA ；指定子地址LCALL WRBYTELCALL CACKLCALL START ；重新启动总

22、线MOV A, SLAINC A ；准备进行读操作LCALL WRBYTELCALL CACKJNB ACK, IRDNBYTEMOV R1, #MRDRDN1: LCALL RDBYTE ；读操作开始MOV R1, ADJNZ R3, SACKLCALL MNACK ；最后一字节发非应答位RETRDN: LCALL STOP ；并结束总线RETSACK: LCALL MACKINC R1SJMP RDN1 无子地址器件写N字节数据入口参数：器件从地址SLA、发送数据缓冲区MTD、发送字节数NUMBYTE占用：A、 R0、 R1、 R3、 CY不发送子地址SUBA，直接发送多个数据IWRNBY

23、TEEXT:MOV A, NUMBYTEMOV R3, ALCALL START ；启动总线MOV A, SLALCALL WRBYTE ；发送器件从地址LCALL CACKJNB ACK, RETWRNE ；无应答则退出MOV R1, #MTDWRDAE: MOV A, R1LCALL WRBYTE ；开始写入数据LCALL CACKJNB ACK, RETWRNEINC R1DJNZ R3, WRDAE ；判断写完没有RETWRNE: LCALL STOPRET无子地址器件读取N字节数据入口参数：器件从地址SLA、器件子地址SUBA、接收字节数NUMBYTE出口参数：接收数据缓冲区MTD占

24、用：A、 R0、R1、 R2、 R3、 CY说明：此函数不发送子地址，也不重新启动总线，而是直接读取多个数据IRDNBYTEEXT:MOV R3, NUMBYTELCALL STARTMOV A, SLAINC ALCALL WRBYTE ；发送器件从地址LCALL CACKJNB ACK, RETRDNEMOV R1, #MRDRDNE1: LCALL RDBYTE ；读操作开始MOV R1, ADJNZ R3, SACKELCALL MNACK ；最后一字节发非应答位RETRDNE: LCALL STOP ；并结束总线RETSACKE: LCALL MACKINC R1SJMP RDNE1

25、(一) 串行EPROM的读写实验一、 实验目的1、了解掌握IC总线的原理和应用。2、利用单片机的I/O口产生IC总线SDA、SCL。二、 实验内容电可擦除可编程只读存储器EPROM可分为并行和串行两大类。并行EPROM读写数据是通过8位数据总线传输，而串行EPROM的数据是一位一位的传输。虽然与并行EPROM相比，串行传输数据较慢，但它具有体积小、专用I/O口少、低廉、电路简单等优点，因此广泛用于智能仪器、仪表设备中。美国Catalyst公司出品的CAT24WCXX是一个1256K位的支持IC总线数据传送协议的串行CMOS EPROM，可用电擦除，可编程自定义写周期（包括自动擦除时间不超过10

26、ms，典型时间为5ms）的。串行EPROM一般具有两种写入方式：一种是字节写入方式，还有另一种页写入方式。允许在一个写周期内同时对1个字节到一页的若干字节的编程写入，1页的大小取决于芯片内页寄存器的大小。其中，CAT24WC01具有8字节数据的页面写能力，CAT24WC02/04/08/16具有16字节数据的页面写能力，CAT24WC32/64具有32字节数据的页面写能力，CAT24WC128/256具有64字节数据的页面写能力，CAT24WCXX特性总结如表31-1所示：表31-1 CAT24WCXX系列串行EPROM特性一览表特性型号容量（Kb）页写(Byte)扩展数量最大写周期(ms)E

27、SD最小值(V)编程/擦除周期(万)保存数据(年)工作电压(V)CAT24WC011881020001001001.86.0CAT24WC0221681020001001001.86.0CAT24WC0441641020001001001.86.0CAT24WC0881621020001001001.86.0CAT24WC16161611020001001001.86.0CAT24WC32323281020001001001.86.0CAT24WC64643281020001001001.86.0CAT24WC1281286411020001001001.86.0CAT24WC25625664

28、41020001001001.86.0 CAT24WCXX系列EPROM提供标准的8脚表面安装的SOIC封装。CAT24WC01/02/04/08/16/32/64、CAT24WC128、CAT24WC256管脚排列图分别为如图31-8（a）、（b）、（c）所示，其管脚功能描述如表31-2所示：图 (31-8) CAT24WXX系列串行EPROM管脚排列图SCL：串行时钟。这是一个输入管脚，用于产生器件所有数据发送或接收的时钟。SDA：串行数据/地址。这是一个双向传输端，用于传送地址和所有数据的发送和接收。它是一个漏极开路端，因此要求接一个上拉电阻到VCC端（典型值为100KHZ是为10K，4

29、00KHZ是为1K）。对于一般的数据传输，仅在SCL为低期间SDA才允许变化。在SCL为高期间变化，留给指示START（开始）和STOP（停止）条件。A0、A1、A2：器件地址输入端。这些输入端用于多个器件级联时设置器件地址，当这些脚悬空时默认为0（CAT24WC01除外）。WP：写保护。如果WP管脚连接到VCC，所有的内容都被写保护（只能读）。当WP管脚连接到VSS或悬空。允许器件进行正常的读/写操作。主器件通过发送一个起始信号启动发送过程，然后发送它所要的寻址的从器件的地址。8位从器件地址的高4位D7D4固定为1010（如表31-3所示），接下来的3位D3D1（A2、A1、A0）为器件的片

30、选地址位或作为存储器页地址选择位，用来定义哪个器件以及器件的哪个部分被主器件访问，最多可以连接8个CAT24WC01/02，4个CAT24WC04，2个CAT24WC08，8个CAT24WC32/64，4个CAT24WC156器件到同一总线上，这些位必须与硬件连线输入脚A2、A1、A0相对应。1个CAT24WC16/128可单独被系统寻址。从器件8位地址的最低位D0，作为读写控制位。“1”表示对从器件进行读操作，“0”表示对从器件进行写操作。在主器件发送起始信号和从器件地址字节后，CAT24WCXX监视总线并当其地址与发送的从地址相符时响应一个应答信号（通过SDA总线）。CAT24WCXX再根

31、据读写控制位（R/W）的状态进行读或写操作。表31-2中A0、A1、和A2对应器件的管脚1、2和3，A8、A9、A10对应为存储阵列页地址选择位。表31-2 从器件地址型号控制码片选读/写总线访问的器件XAT24WC011010A2 A1 A0I/O最多8个XAT24WC021010A2 A1 A0I/O最多8个XAT24WC041010A2 A1 A0I/O最多4个XAT24WC081010A2 A1 A0I/O最多2个XAT24WC161010A2 A1 A0I/O只有1个XAT24WC321010A2 A1 A0I/O最多8个XAT24WC641010A2 A1 A0I/O最多8个XAT

32、24WC1281010X X XI/O只有1个XAT24WC25610100 A1 A0I/O最多4个本系统中所用的串行EPROM是XAT24WC02，它是2568位CMOS位器件,具有在线改写数据和自动擦除功能,它同样支持IC总线传输协议.基本原理图如图(31-9)所示,由于它的SDA和SCL分别通过线与P3.0、P3.1相连，因此它是字节方式的硬件IC总线。这样由图可知：A2A1A0=000，WP=0数据可读可写（没有被保护），且由数据手册可知A7A6A5A4=1010。 图 (31-9) CAT24WC02硬件原理图本系统中要求编写读写EPROM（24C02）程序，把写入到EPROM中的

33、8个数据55、56，再读出在数码管上显示1秒一个。三、 实验原理图图（31-10） 四、 实验程序框图将发送的8个数字放入发送缓冲区MTD中开 始将发送缓冲区的数据写入24c02的00开始的地址延 时读从00地址开始的8个数据到接收缓冲区MRD将接收缓冲区的8个数据送7290显示结 束图（3111） 五、 实验步骤1、实验连线 串行EPROM区SDA_02连接P3.1，SCL_02连接P3.0；串行区显示接口的SDA_04连接P3.1，SCL_04连接P3.0，BIT连数码管显示区的BIT，CODE连到数码管显示区的CODE，P1.0接1Hz的脉冲。2、调试运行程序24C02.ASM。 3、查

34、看运行结果致。NC BIT0-KBIT4右边上观察数码管上显示的内容与写入的内容是否一致，应依次显示为24C02o5524C02o63。(二) IC智能卡读写实验一、 实验目的 1、熟悉IC卡（IC存储卡的简称）工作原理及IC总线结构。2、利用单片机的I/O口线产生IC总线SCL、SDA。二、 实验内容本实验以AT24C01卡为例，根据AT24C01卡的读写时序，编写读写卡的程序，把写入IC卡的数据再读到数码管上显示。三、 实验说明 AT24C01卡是一种E2ROM存储卡，容量为1288位，采用I2C总线结构，其卡的结构与引脚排列如下：四、 实验原理图图（31-12）五、 实验步骤 1、实验连

35、线 (1) IC卡接口区的INI插孔接P1.0，INI作为IC卡识别信号，发光二极管INI作为IC卡插入指示灯，灯亮表示IC卡插入正确。 (2) IC卡接口区的WRI插孔接P1.1，WRI作为IC写信号，发光二极管WRI作为IC卡写信号指示灯，灯亮表示IC卡正在写。 (3) IC卡接口区的RDI插孔接P1.2，RDI作为IC读信号，发光二极管RDI作为IC卡读信号指示灯，灯亮表示IC卡正在读。(4) IC卡接口区的SDA_01插孔接P3.1，IC卡区的SCL_01插孔接P3.0。(5) 串行显示接口区的SDA_04连接P3.1，SCL_04连接P3.0，BIT连数码管显示区的BIT，CODE连

36、到数码管显示区的CODE，P1.3接10HZ脉冲。 2、调试运行程序24C01.ASM。 3、查看运行结果 如果读写正确，系统数码管显示“ICoXXoXX”指示灯RDI、WRI同时点亮，前面XX为地址，后面为数据。否则指示灯RDI、WRI同时熄灭。 ZLG7290键盘显示芯片介绍 ZLG7290是具有IC串行接口功能的可同时驱动8位共阴式数码管(或64只独立LED)的智能显示驱动芯片，该芯片同时还可连接多达64键的键盘矩阵，单片即可完成LED显示键盘接口的全部功能 。1、ZLG7290芯片特点1、IC串行接口，提供键盘中断信号，方便与处理器接口。2、可驱动8位共阴数码管或64只独立LED和64

37、个按键。3、可控扫描位数，可控任一数码管闪烁。4、提供数据译码和循环，移位、段寻址等控制。5、8个功能键，可检测任一键的连击次数。6、无需外接元件即直接驱动LED，可扩展驱动电流和驱动电压。7、提供工业器件，多种封装形式PDIP24，SO24。2、引脚及说明采用24引脚封装，引脚图如下图所示。其引脚功能分述如下：图(31-13) 引脚图3、功能描述a、 键盘部分ZLG7290可采样64个按键或传感器，可检测每个按键的连击次数。其基本功能如下： 键盘去抖动处理当键被按下和放开时，可能会出现电平状态反复变化，称作键盘抖动。若不作处理会引起按键命令错误，所以要进行去抖动处理，以读取稳定的键盘状态为准

38、。 双键互锁处理当有两个以上按键同时按下时，ZLG7290只采样优先级高的按键（优先顺序为S1S2S64，如同时按下S2和S18时采样到S2）. 连击键处理当某个按键按下时，输出一次键值后，如果该按键还未释放，该键值连续有效，就像连续按压该键一样，这种功能称为连击。连击次数计数器（RepeatCnt）可区别出单击（某些功能不允许连击，如开/关）或连击。判断连击次数可以检测被按时间，以防止某些功能误操作（如连续按5秒进入参数设置状态）。 功能键处理功能键能实现2个以上按键同时按下来扩展按键数目或实现特殊功能。如PC机上的“Shift”、“”Ctrl、“Alt”键。典型应用图中的S57S64为功能键。 图 (31-14) 系统功能框图即寄存器映象图b、 显示部分在每个显示刷新周期，ZLG7290按照扫描位数寄存器（ScanNum）指定的显示位数N，把显示缓存DpRam0DpRamN的内容按先后顺序送入LED驱动