《[其它课程]数字电路四版第4章.ppt》由会员分享，可在线阅读，更多相关《[其它课程]数字电路四版第4章.ppt（66页珍藏版）》请在三一文库上搜索。
1、数字逻辑 Digital Logic,Huang Xiaodan ,第四章 组合逻辑集成电路,4.1编码器 4.2译码器/数据分配器 4.3数据选择器 4.4数值比较器 4.5算术运算电路,优先编码器74148功能表,先编码器74148功能表,EI=H,禁止态,EI=L,GS=H无输入,EI=L,GS=L有输入,EO = H，禁止低级片工作。EO= L，本级无输入，开启低级片,EI为使能输入端，低电平有效。EO为使能输出端，通常接至低位芯片的端。EO和EI配合可以实现多级编码器之间的优先级别的控制。 GS为优先编码器工作状态标志。 GS 0表示是编码输出； GS1表示不是编码输出。,集成3位二
2、进制优先编码器74LS148引脚图,例 用74148组成16输入、4位二进制码输出的优先编码器。,EI2=H, 芯片2禁止态,EO2= EI1 = H, 芯片1禁止态,EI2 =L, 若芯片2无输入,GS2=H ，EO2= EI1 = L,开启芯片1,EI2 =L, 若芯片2有输入,GS2=L ,EO2 = EI1 = H,禁止低级片芯片1,EO2= EI1= H,禁止芯片1, GS1 =H， A10 = A11 = A12 = H 芯片2工作，GS2=L, A22 A21 A20=H H L,当I9 =0 时,GS = GS2 =L， A = A20 B = A21 C = A22 D =
3、GS2 =L,DCBA=LHHL,二进制译码器 74138集成译码器,4.2集成译码器,74138集成译码器功能表,3 线 - 8 线译码器逻辑图, 输出低电平有效,工作原理：,记下公式，后面要用,74LS138的应用 例1-级联,两片3 线 8 线,4 线-16 线,A0,A1,A2,A3,0,1,0 7,8 15,74LS138的应用 例2：利用线译码器分时将采样数据送入计算机。,工作原理：（以A0A1=00为例）,脱离总线,例3：用一个3线8线译码器实现下列逻辑函数。,解：首先对3个使能端进行处理：G1=1，G2A=G2B=0，则：,令A=Z，B=Y，C=X，并利用摩根定律变换公式 ：,
4、根据公式画出逻辑图 ：,2. 7442二-十进制译码器,Y0,Y1,Y2,Y3,Y4,Y5,Y6,Y7,Y9,Y8,7442二-十进制译码器功能表,3、数字显示译码器,二-十进制计数、编码,显示译码驱动器,显示器件,在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。,半导体显示(LED),液晶显示(LCD),共阳极,每字段是一只 发光二极管,显示译码器,数码显示器,0 0 0 0 0 0 1,1 0 0 1 1 1 1,0 0 1 0 0 1 0,0 0 0 0 1 1 0,1 0 0 1 1 0 0,0 1 0 0 1 0 0,0 1 0 0 0 0 0, 低
5、电平驱动,0 0 0 1 1 1 1,0 0 0 0 0 0 0,0 0 0 0 1 0 0,Light Emitting Diode,Liquid Crystal Display,共阴极, 高电平驱动,1 1 1 1 1 1 0,0 1 1 0 0 0 0,1 1 0 1 1 0 1,1 1 1 1 0 0 1,0 1 1 0 0 1 1,1 0 1 1 0 1 1,1 0 1 1 1 1 1,1 1 1 0 0 0 0,1 1 1 1 1 1 1,1 1 1 1 0 1 1,驱动共阴极数码管的电路, 输出高电平有效,驱动共阳极数码管的电路, 输出低电平有效,2）段译码原理和七段显示译码驱动
6、器 7448,CT7448七段译码器,输出高电平有效,共阴极七段码显示器,共阳极七段码显示器,CT7447七段译码器,输出低电平有效,共阳极七段码显示器,作业 用二 - 十进制编码器、译码器、发光二极管七段显示器，组成一个 1 数码显示电路。当 0 9 十个输入端中某一个接地时，显示相应数码。选择合适的器件，画出连线图。,数 据 传 输 方 式,并行传送,0,1,1,0,串行传送,并-串转换：数据选择器,串-并转换：数据分配器,4.2.3数据分配器 和 4.3数据选择器,在发送端和接收端不需要 数据 并-串 或 串-并 转换装置，但每位数据各占一条传输线，当传送数据位数增多时，成本较高，且很难
7、实现。,4. 2. 3 数据分配器 ( Data Demultiplexer ),将 1 路输入数据，根据需要分别传送到 m 个输出端,一、1 路-4 路数据分配器,数据 输入,数据输出,选择控制,0 0,0 1,1 0,1 1,D 0 0 0,0 D 0 0,0 0 D 0,0 0 0 D,真 值 表,函 数 式,逻辑图,二、集成数据分配器,用 3 线-8 线译码器可实现 1 路-8 路数据分配器,数据输出,G1 数据输入（D）,地址码,数据输入 (任选一路),思考：如果以G2B作为输入时，功能表是怎样的？,74138译码器作为数据分配器时的功能表(以G2A作为数据输入),例：如用74138
8、作为1线8线数据分配器：,将74138连接成如图电路，其中G2A为数据输入端，A,B,C为地址输入端，根据74138的逻辑表达式，当地址CBA=010时，则有,G2A,G2B,A,B,C,地址输入,数据输入 D,EN,数据输出 D,G1,74138,4. 3 数据选择器 ( Data Selector ),能够从多路数据输入中选择一路作为输出的电路,一、4 选 1 数据选择器,输 入 数 据,输 出 数 据,选择控制信号,1. 工作原理,D0,D1,D2,D3,D0 0 0,D0,D A1 A0,2. 真值表,D1 0 1,D2 1 0,D3 1 1,Y,D1,D2,D3,3. 函数式,一、4
9、 选 1 数据选择器,3. 函数式,4. 逻辑图,= D0,= D1,= D2,= D3, ,二、集成数据选择器,1. 8 选 1 数据选择器,74151 74LS151 74251 74LS251,引 脚 排 列 图,功 能 示 意 图,禁止,使能,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,1,0,A2 A0 地址端,D7 D0 数据输入端,例： 集成数据选择器的扩展,两片 8 选 1（74151）,16 选 1数据选择器,A2,A1,A0,A3,低位,高位,0,0 7,D0 D7,1,D8 D15,0,四片 8 选 1（74151）,3
10、2 选 1 数据选择器,74LS139 双 2 线 - 4 线译码器,1,0 7,0,0 0,0 1,1 0,1 1,D0 D7,D8 D15,D16 D23,D24 D31,例：数据选择器的应用,数据分配器和数据选择器一起构成数据分时传送系统,数据选择器的应用：逻辑函数产生器,例:试用8选1数据选择器74LS151产生下列逻辑函数：,解：,对照74LS151数据选择器的函数表达式,使上式中C=X，B=Y，A=Z，D3=D5=D6=D7=1，D0=D1=D2=D4=0，则74LS151数据选择器的函数表达式和逻辑函数相同。故逻辑电路如图示。,用数据选择器实现逻辑函数的详细步骤,数据选择器的主要
11、特点：,（1）具有标准与或表达式的形式。即：,（2）提供了地址变量的全部最小项。,（3）一般情况下，Di可以当作一个变量处理。,因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以，利用数据选择器的输入Di来选择地址变量组成的最小项mi，可以实现任何所需的组合逻辑函数。,基本步骤,确定数据选择器,确定地址变量,2,1,n个地址变量的数据选择器，不需要增加门电路，最多可实现n1个变量的函数。,3个变量，选用4选1数据选择器。,A1=A、A0=B,逻辑函数,1,选用74LS153,2,74LS153有两个地址变量。,求Di,3,公式法,函数的标准与或表达式：,4选1数据选择器输出信号的表达式
12、：,比较L和Y，得：,3,画连线图,4,4,4.4.1数字比较器的定义及功能,（1）比较两个数是否相等。,（2）除比较两个数是否相等外，还要比较两个数的大小。,第一类的逻辑功能较简单，下面重点介绍第二类比较器。,1、一位数值比较器,真值表,2.两位数值比较器,4.4.2 集成电路比较器,a3 b3 1 0 0,a3=b3 a2=b2 a1= b1 a0 =b0 0 1 0,a3=b3 a2=b2 a1= b1 a0 b0 0 0 1,a3=b3 a 2=b2 a1= b1 a0 b0 1 0 0,a3=b3 a2=b2 a1b1 0 0 1,a3=b3 a2=b2 a1 b1 1 0 0,a3
13、=b3 a2b2 0 0 1,a3=b3 a2b2 1 0 0,a3 b3 0 0 1,1.集成数值比较器74LS85的真值表,IAB，IAB，IA=B是低位比较结果输入端，不用时令IAB=IAB=0，IA=B=1。,逻辑图,1位比较器,真值表中的输入变量包括A3与B3、A2与B2、A1与B1 、A0与B0和A与B的比较结果，IAB、 IAB和IAB 。A与B是另外两个低位数，设置低位数比较结果输入端，是为了能与其它数值比较器连接，以便组成更多位数的数值比较器；3个输出信号 L1(AB)、L2(AB)、和L3(AB)分别表示本级的比较结果。,四位集成电路比较器74LS85,(AB)L,(A=B
14、)L,(AB)L,AB,A=B,AB,例1：七位二进制数比较器。（采用两片）,必 接 好,(1),(2),高位片,低位片,2. 比较器的级联,例2：并联扩展,举例：A=1101, B=1001， 计算A+B。,0,1,1,0,0,1,加法运算的基本规则：,(1) 逢二进一。,(2) 最低位是两个数最低位的叠加，不需考虑进位。,(3) 其余各位都是三个数相加，包括加数、被加数和低位来的进位。,(4) 任何位相加都产生两个结果：本位和、向高位的进位。,用半加器实现,用全加器实现,4.5 .1半加器和全加器,1,1,一、半加器,半加运算不考虑从低位来的进位。 设：A-加数；B-被加数；S-和；C-进
15、位。,真值表,逻辑图,逻辑符号,二、全加器,能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。,Ai、Bi：加数， Ci-1：低位来的进位，Si：本位的和， Ci：向高位的进位。,全加器的逻辑图和逻辑符号,实现多位二进制数相加的电路称为加法器。,1、串行进位加法器,4.5.2多位数加法器,构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。,特点：进位信号是由低位向高位逐级传递的，速度不高。,进位生成项,进位传递条件,4位超前进位加法器递推公式,超前进位发生器,3.加法器的应用,(1)、8421 BCD
16、码转换为余3码,BCD码+0011=余3码,(2)、二进制并行加法/减法器,补码和反码的关系式 : N补=N反+1。,1、 反码和补码,这里只讨论数值码，不包括符号位,原码,自然二进制码,反码,将原码中的所有0变为1，所有1变为0后的代码。,反码与原码的一般关系式：N反=（2n 1）N原,补码,N补=2n N原,原码：0 0 0 1 0 1,反码：1 1 1 0 1 0,1 1 1 1 1 1,补码：1 1 1 0 1 1,4.5.3 减法运算,2、加补码完成减法运算,1）AB 0的情况。,1 0 1 0 0,0 0 1 0 0,补码和反码的关系式 : N补=N反+1,进位反相,借位,2）AB
17、 0的情况。,0 1 1 0 0,借位,1 1 1 0 0,进位反相,结果表明，在AB 0时，借位信号为0，所得的差就是差的原码。,在AB 0时，借位信号为1， 所得的差是差绝对值的补码。,3、由加补码完成减法运算的减法器电路,例：设计一个电路，可以把带符号的二进制数（包括符号位在内共8位）变换为该数的补码。可供选择的集成电路为二进制加法器74LS283和其他门电路（数量均不限）。已知74LS283的图形符号如下图所示。（中国科学技术大学招研考题 10分）,解：设输入带符号二进制数为A7A0，其补码为B7B0。当A7=0时，输出与输入相同；当A7=1时，需要对输入码进行“求反加1”的运算。由7个异或门以及两片四位加法器74LS283构成，如图所示。,4.5.4 集成算术/逻辑单元,74LS381功能表,