《MCS-51系列单片机原理及接口技术.ppt》由会员分享，可在线阅读，更多相关《MCS-51系列单片机原理及接口技术.ppt（70页珍藏版）》请在三一文库上搜索。
1、书名： MCS-51系列单片机原理及接口技术 第2版 ISBN： 7-111-07107-7 作者：邹振春 出版社：机械工业出版社 本书配有电子课件,MCS-51系列单片机原理及接口技术高职高专 ppt 课件,第二章 MCS-51单片机的硬件结构,内部结构 性能特点 引脚功能描述 存储器配置 振荡器、时钟电路和CPU时序 I/O端口,MCS-51系列单片机原理及接口技术高职高专 ppt 课件,2.1 MCS-51单片机的内部结构,MCS-51系列单片机包含51子系列及52子系列性能价格比比较好。,51子系列有三个版本：8031、8051、8751。,52子系列有三个版本：8032、8052、8
2、752。,MCS-51系列单片机原理及接口技术高职高专 ppt 课件,MCS-51单片机的基本结构（8051）,MCS-51系列单片机原理及接口技术高职高专 ppt 课件,MCS-51单片机的基本结构（8031）,时钟电路,CPU,中断控制,INT0,INT1,T0,T1,串行口,64KB总线扩展控制器,并行接口,串行接口,定时/计数器,RAM,T0,T1,无ROM,MCS-51系列单片机原理及接口技术高职高专 ppt 课件,MCS-51单片机的基本结构（8751）,MCS-51系列单片机原理及接口技术高职高专 ppt 课件,52子系列相对于51子系列而言，内部RAM为256B，并增加了一个定
3、时/计数器2。,单片微型计算机（单片机）：顾名思义，就是将计算机的所有部件集成到一个硅片上。它包括只读存储器、随机存取存储器、中央处理单元、并行输入输出口、串行输入输出口、定时/计数器、时钟电路。,MCS-51系列单片机原理及接口技术高职高专 ppt 课件,1.中央处理单元,包含运算器和控制器，运算器进行算术运算和逻辑运算，能对BCD数据进行处理，还具有对RAM或I/O的某位进行测试、置位或复位的功能，即位操作功能。, 运算器：以八位的算术/逻辑运算部件ALU 为核心，与通过内部总线挂在其周围的暂存器1、暂存器2、累加器ACC、寄存器B、程序状态寄存器PSW 及布尔处理机组成了整个运算器的逻辑
4、电路。,MCS-51系列单片机原理及接口技术高职高专 ppt 课件,ALU用来完成加减乘除算术运算及布尔数的逻辑运算。累加器A8位，是最繁忙的寄存器，所有的算术运算和大部分的逻辑运算都是通过A来完成的，在运算前A中暂存一个操作数，运算后保存结果。B寄存器除用于乘除法操作外，对于其它指令只能作一个寄存器使用。PSW用来存放运算结果的一些特征。,1.中央处理单元,寄存器B,ACC,暂存2,暂存1,ALU,PSW,内部总线,MCS-51系列单片机原理及接口技术高职高专 ppt 课件, 布尔处理机：是CPU中的重要组成部分，拥有相应的布尔指令子集。硬件有自己的处理单元(进位位CY)和自己的位寻址空间和
5、I/O口，是一个独立的位处理机。大部分的操作均围绕CY来完成。能够完成位的传送、清0、置位、求反、与、或及判位转移操作。,1.中央处理单元, 控制器：控制器是CPU的控制中枢，包括定时控制逻辑、指令寄存器、译码器、地址指针DPTR、堆栈指针SP、程序计数器PC、RAM地址寄存器及16位的地址缓冲器等。,MCS-51系列单片机原理及接口技术高职高专 ppt 课件,2.只读存储器,用于永久性地存储应用程序。,单片机中大量采用的是掩模式只读存储器MROM和改写只读存储器EPROM，随着电子技术的发展，已开始采用电可读写只读存储器EEPROM。,ATMEL公司的单片机芯片采用闪存存储技术。, 随机存取
6、存储器,用于在程序运行时存储工作变量和数据。, 并行输入/输出口(32条),每根口线可灵活地选作输入或输出，并且可以作为系统总线使用，可以扩展片外存储器和输入/输出接口芯片。, 串行输入/输出口(2条),用于多处理机通讯，或全双工UART(通用异步收发器)通讯，也可以与一些特殊功能的芯片相连，进行输入/输出扩展。, 中断系统有5个中断源、2个优先级，可以实现多个软件功能的并行运行。, 定时/计数器,单片机定时/计数器为增量计数器，当计数满时溢出中断将标志位置位。定时/计数器的作用在于：, 进行精确定时，实行实时控制；, 用于事件计数。这样作减少了软件开销。, 时钟电路为内部振荡器外接晶振电路。
7、,2.2 MCR-51的主要性能特点,计算机有两种基本结构：哈佛结构，即程序存储器和数据存储器分开，互相独立；普林斯顿结构，即程序存储器和数据存储器合而为一，地址空间统一编址。,单片机为哈佛结构。有如下性能特点：, 定时/计数器：2个16位可编程的定时/计数器；, 内部程序存储器：4KB；, 内部数据存储器：128B；, 外部程序存储器：可扩展到64KB；, 外部数据存储器：可扩展到64KB；, 输入/输出口线：32根（4个端口，每个端口8根）；, 指令系统（系统时钟为12MHz时）：大部分指令执行时间为1s；少部分指令执行时间为2s；只有乘、除指令的执行时间为4s。,2.2 MCR-51的主
8、要性能特点, 串行口：全双工，二根；, 寄存器区：在内部数据存储器的128B中划出一部分作为寄存器区，分为四个区，每个区8个通用寄存器；, 中断源：5个中断源，2个优先级别；, 堆栈：最深128B；, 布尔处理机：即位处理机，对某些单元的某位作单独处理；,2.3 MCS-51引脚功能描述,掩模MOS制造工艺的MCS-51单片机都采用40脚的双列直插式封装(DIP)方式，CHMOS制造工艺的单片机80C31/80C51除采用DIP封装外，还采用方形的封装方式。方形封装的有44个引脚，标有NC的4个引脚不连线。在40条引脚中有2条专用于主电源，2条外接晶振，4条控制或与其它电源复用的引脚，32条I
9、/O引脚。下面分别叙述这40条引脚的功能。,VCC(40脚)：正常操作、对EPROM编程和验证时接+5V电源。, 主电源引脚,VSS(20脚)：接地。,DIP封装,方形封装,RST/VPD(9脚)：当振荡器运行时，在此引脚上出现两个机器周期的高电平将使单片机复位。一般在此引脚与VSS引脚之间连接一个约8.2K的下拉电阻，与VCC引脚之间连接一个20F的电容，以保证可靠复位。 复位以后，P0P3口输出高电平，SP指针重新赋值为07H，其它特殊功能寄存器和程序计数器PC被清0。, 外接晶振引脚,XTAL1(19脚)：接外部晶振的一个引脚。当采用外部振荡器时，对HMOS单片机,此引脚应接地；对CHM
10、OS单片机，此引脚作为带动端。,XTAL2(18脚)：接外部晶振的一个引脚。当采用外部振荡器时，对HMOS单片机,此引脚接收振荡器的信号；对CHMOS单片机，此引脚应悬浮。, 控制或与其它电源复用引脚,MCS-51复位后内部寄存器初态,MCS-51复位电路,只要RESET保持高电平，8031就会循环复位。RESET由高电平变为低电平后，8031从0地址开始执行程序。8031初始复位不影响内部RAM的状态，包括工作寄存器R0R7。, 电平方式开关复位电路和脉冲方式开关复位电路如b)、c)所示。复位电路中的电阻、电容参数和CPU采用的时钟频率有关，由实验调整。在实际的8031应用系统中，外部扩展的
11、I/O口电路也需初始复位，如果和8031的复位端相连也将影响复位电路中的RC参数。也可以采用独立的外围接口上电自动复位电路。, 上电复位电路：如图a)所示。在通电瞬间，由于Cr通过Rr充电,在RESET端出现正脉冲，8031加电后自动复位。Cr、Rr随CPU时钟频率而变化，可由实验调整。当采用6MHz晶体振荡器时，Cr为22F，Rr为1K，就能可靠复位。,EA/VPP(31脚)：当 EA端保持高电平时，访问内部程序存储器，但当PC值超过0FFF(51系列)或1FFF(52系列)时，将自动转向执行外部程序存储器的程序。当EA端保持低电平时，则只访问外部程序存储器，而不管是否有内部程序存储器。,对
12、于EPROM型单片机，在EPROM编程期间，此引脚用于施加21伏的编程电源电压(VPP)。,P0：是一个8位漏极开路的双向输入/输出口。在访问外部存储器时，送出地址的低八位，接收八位数据。在EPROM编程时，接收指令字节。验证程序时，输出指令字节。作输出口时P0要求外接上拉电阻。可以带动八个TTL负载。, 输入/输出引脚,P1：是一个带有内部上拉电阻的8位双向I/O口。对EPROM编程和程序验证时，接收低8位地址。能带动4个TTL负载。,P2：是一个带内部上拉电阻的8位双向输入输出口，访问外部存储器时，送出高8位地址。在对EPROM编程和程序验证时，接收高8位地址。P2可带动4个TTL负载。,
13、2.4 存储器配置,2.4.1 MCS-51的空间配置, 物理上，分为四个存储空间：片内程序存储器、片外程序存储器、片内数据存储器、片外数据存储器。(8031无片内程序存储器), 逻辑上，分为三个空间：片内、片外同一程序存储器，片内随机存储器，片外随机存储器。,地址编址：程序存储器和数据存储器分别编址； 程序存储器(片内、外)统一编址，使用MOVC指令； 数据存储器(片内)统一编址，使用MOV指令； 数据存储器(片外)统一编址，使用MOVX指令； 以字节编址。,内部 (EA=1),0FFFH,0000H,外部 (EA=0),0FFFH,0000H,外部,1000H,FFFFH,程序存储器,SF
14、R 内部RAM,FFH,00H,7FH,80H,内部数据存储器,0000H,FFFFH,外部数据存储器, 功能上，把存储器分为五种类型,程序存储器，使用MOVC指令；,内部数据存储器,使用MOV指令；,外部数据存储器,使用MOVX指令；,特殊功能寄存器,使用MOV指令；,位地址空间，使用MOV、SETB、CLR等指令。,2.4.2 程序存储器,寻址范围：0000HFFFFH，共64KB。,容量：可扩展到64KB；,EA=1，寻址内部程序存储器；,EA=0，寻址外部程序存储器。,地址码长度：16位；,如： MOVC A,A+DPTR MOVC A,A+PC,作用：存放程序及程序运行时所需的常数。
15、,寻址方式：基址变址寻址,特征：, 若无片内程序存储器(8031)，64KB全部由外部程序存储器承担，EA=0；若有片内程序存储器，其余60KB由外部程序存储器承担， EA=1，访问内部程序存储器。发掘外部程序存储器的4KB，使EA=0，在4KB外部程序存储器中存入调试程序。, 有七个单元具有特殊含义：0000H：主程序入口系统复位后，PC=0000H，由0000H单元存放一条绝对跳转指令，用户设计的程序由跳转后的地址存放；0003H：外部中断0的入口地址；000BH：定时器0的溢出中断入口地址；0013H：外部中断1的入口地址；001BH：定时器1的溢出中断入口地址；0023H：串行口中断入
16、口地址；002BH：定时器2溢出中断入口地址(8032、8052有)。, 访问外部程序存储器的信息传送通路 地址码由P0、P2口传送；控制信号由PSEN(读选通)接EPROM的 OE；数据信息由P0口接收。,2.4.3 内部数据存储器（内部RAM ）,51系列单片机的内部数据存储器在空间上分为两个区：00H7FH单元组成的低128字节的内部数据RAM块以及80H0FFH单元128字节的SFR块。,寻址范围：00H7FH。,作用：作数据缓冲器用。, 00H1FH共32个单元作工作寄存器用，分为4个区，每个区8个单元，由PSW中的RS1、RS0确定当前工作区。,特征：,PSW3、PSW4的含义,
17、20H2FH为位寻址区，作为布尔处理机存储空间的一部分。, 可在内部数据存储器中开辟一个堆栈区，堆栈深度小于128个字节。,2.4.4 专用寄存器特殊功能寄存器SFR(Special Function Register),寻址空间：80HFFH,80HFFH中定义了21个特殊功能寄存器，占用26个字节地址空间。,特殊功能寄存器的地址分配,注：标*号的寄存器可按字节和位寻址，标+号的寄存器是定时/计数器2相关的寄存器，仅仅在52子系列中存在, 算术运算寄存器, 累加器A(Accumulator) 最常用； 大多数单操作数指令的操作数取自累加器，很多双操作数指令的一个操作数取自累加器； 运算结果大
18、多存放在累加器中； 累加器A的地址为0E0H。, B寄存器 乘、除指令，用B寄存器作为其中的一个操作数； 进行乘法运算时，A、B分别存放乘数和被乘数，运算的结果仍旧存放在A、B中，B存放结果的高八位，A存放结果的低八位； 进行除法运算时，A中存放被除数，B中存放除数，运算后的结果的商存放在A中，余数存放在B中。, 程序状态字PSW(Program Status Word) 程序状态字PSW包含了程序的运行状态信息。,PSW寄存器各位功能、标志符号、位地址,CY(PSW.7)(Carry)：进位/借位标志。 在进行加法运算时，若最高位有进位，CY=1，否则CY=0。 在进行减法运算时，若被减数小
19、于减数，CY=1，否则CY=0。在布尔处理机中，CY被用作位累加器使用。,AC(PSW.6)(Auxiliary Carry)：辅助进位/借位标志。 当低半字节向高半字节有进/借位时，AC=1，否则AC=0。该标志主要用于十进制调整。,F0(PSW.5)(Flag 0)：标志0，由用户定义，可由软件置位或清除，以对程序的运行起指导作用。,RS1、RS0(PSW.4,PSW.3)：寄存器区选择控制位 当(RS1,RS0)=00时，选择寄存器区0区，R0对应地址为00H，R7对应地址为07H； 当(RS1,RS0)=01时，选择1区，R0R7对应08H0FH； 当(RS1,RS0)=10时，选择2
20、区，R0R7对应10H17H； 当(RS1,RS0)=11时，选择3区，R0R7对应18H1FH。 OV(PSW.2)(Overflow)：溢出标志，由硬件置位或清除。 执行带符号加减法指令时，OV=C6C7(Ci为第i位向第i+1位的进位或借位)，执行乘法指令时，乘积大于255，OV=1，乘积结果的高八位从B取，低八位从A取。 否则OV=0，结果只需从A取。执行除法指令时，若除数为0，OV=1，否则OV=0。,P(PSW.0)(Parity)：奇偶标志，若A中值为1的位数为奇数，P=1，否则P=0。, 指针寄存器, 程序计数器PC(Program Counter),指明即将执行的下一条指令的
21、地址，为16位寄存器。系统开机初始化时，PC=0000H，可寻址范围64KB。, 堆栈指针SP(Stack Pointer),指明栈顶元素的地址，8位。可由软件设置初始值，系统复位时设置为07H。, 数据指针DPTR(Data Pointer),指明访问的数据存储器的单元地址，数据指针16位，可寻址范围64KB，由DPH、DPL组成。在某些情况下，DPH、DPL也可单独使用。, 并行输入/输出端口(Parallel I/O Port),专用寄存器P0、P1、P2、P3分别是I/O端口P0P3的锁存器。, 串行输入/输出端口(Serial I/O Port), 串行数据缓冲器,串行数据缓冲器SB
22、UF(Serial Data Buffer)用于存放要发送或已接收的数据,由两个独立的寄存器组成,占用一个地址,其中之一为发送缓冲器，另一个为接收缓冲器。, 串行控制/状态寄存器SCON(Serial Contral),控制监视串行口的工作状态。, 电源控制寄存器PCON(Power Contral)。, 中断系统, 中断优先级寄存器IP(Interrupt Priority Register),中断分为2个优先级，可由IP设定各个中断源的优先级。, 中断允许寄存器IE(Interrupt Enable Register),用于各个中断源的允许和屏蔽的设置。, 定时/计数器, 定时器方式寄存器
23、TMOD(Timer Mode),用于设定定时器的工作方式。,定时器控制寄存器TCON(Timer Contral),其各位用于对定时器和外部中断进行控制。, 计数寄存器TH0、TL0、TH1、TL1,用于设定定时/计数器的初值。TH0、TL0为一组，TH1、TL1为一组。, 8052/8032增设的专用寄存器, 定时器2控制寄存器T2CON ( Timer 2 Contral),对定时器T2进行控制,设置工作方式。, 计数寄存器TH2、TL2。, 定时器2捕获/重装载寄存器RCAP2H、RCAP2L,存放自动重装载到TH2、TL2的数据。,2.4.5 位地址空间,组成：, 内部数据存储器的2
24、0H2FH共16个单元可按位寻找，128位；, 专用寄存器地址码能被8整除的可按位寻址， 12个专用寄存器，但是IP.7、IP.6、IE.6三位未定义，共93位可按位寻址。,则可按位寻址的空间为221位。,RAM位地址分配,特殊功能寄存器位地址,2.4.6 外部数据存储器, 容量最大可扩展到64KB；, 寻址范围：0000HFFFFH；, 寻址方式：,间接寻址。可用R0、R1及DPTR作间址寄存器。,2.5 振荡器、时钟电路和CPU时序,2.5.1 时钟的基本概念,指令执行过程,从取指开始到指令执行完毕所需要的时间叫做一个指令周期。指令周期随着机器的不同而不同，随指令的不同而不同。,是机器的基
25、本操作周期。一个指令周期包含至少一个机器周期。,机器周期：,时钟周期：,状态周期：,一个机器周期分成六个状态周期。每个状态周期由两个脉冲组成(所谓两相)，前一个脉冲叫P1(相位1)，后一个脉冲叫P2(相位2)。,又叫做振荡器周期。由振荡时钟产生，一个状态周期包含两个时钟周期。因此，1个机器周期12个振荡器周期。,一般情况下，算术和逻辑操作发生在P1期间，而内部寄存器到寄存器传输发生在P2期间。,指令周期：,2.5.2 典型指令的取指/执行时序,当ALE(Address Latch Enable)地址锁存允许信号有效时，可访问存储器 。,一个机器周期包含12个振荡周期，编号为S1P1(1状态1相
26、)到S6P2 (6状态2相)，每一相持续一个振荡周期，每一个状态持续两个振荡周期。在每个机器周期中，ALE信号有两次有效，一次在S1P2和S2P1期间，还有一次在S4P2和S6P1期间。,执行一条单周期指令时，在S1P2期间读入操作码并把它锁存到指令寄存器中。如果是一条双字节指令，第二个字节在同一机器周期的S4期间读出。如果是一条单字节指令，在 S4期间仍然有一个读操作，但这时读出的字节(下一条指令的操作码)是不加以处理的，而且程序计数器也不加1。不管上述哪一种情况，指令都 在S6P2期间执行完毕。,存取/执行时序内部状态和相位,2.5.3 振荡源及控制器,单片机内部有一个用于构成振荡器的高增
27、益反相放大器。引脚XTAL1(19)、XTAL2(18)分别是此放大器的输入端和输出端。,与作为反馈元件的片外晶体或陶瓷谐振器一起组成一个自激振荡器。, 外部方式,外部振荡器信号接至输入端XTAL2、而XTAL1接地。由于XTAL2端的逻辑电平不是TTL的所以接一个上拉电阻。, 内部方式,2.6 I/O端口,单片机有四个并行口，都是准双向口。每位I/O口包含一个锁存器、一个输出带动器和一个输入缓冲器。,2.6.1 P0口, 结构：,包含一个输出锁存器、两个三态缓冲器、一个输出带动电路和一个输出控制电路。, 通用I/O口,读(端口外数据端口)：,端口中的两个三态缓冲器用于读操作。,读引脚：P0.
28、XG1内部总线。,读锁存器：Q内部总线。,此种方式适用于“读-修改-写”指令，这类指令的特点是：先读口，随后可能对读入的数据进行修改，再写到端口上。,P0口在作为通用I/O口使用时，是一个准双向口，这是因为这种I/O接口没有高阻抗输出，输入不能锁存，不是真正的双向传送口。,对于准双向口，在作为输入口时，应先置位，即在输入数据时应先把口置1，使两个FET都截止，引脚处于悬浮状态，可作高阻抗输入。因为引脚上的外部信号加在输出极FET的漏极上，若FET是导通的，则引脚上的电位被钳在0电平上。,写(片内数据端口) ：, 地址/数据总线口,控制信号为“1“，MUX倒向b，接到“地址/数据“，同时与门开锁
29、。,写：,地址/数据为“1”,与门为“1”,b处电平为“0”，T2导通，T1截止，P0.X为高电平。,地址/数据为“0”，与门为“0”，b处电平为“1”，T2截止，T1导通，P0.X为低电平。,读：经缓冲器G1读入。, 负载能力：,可带8个TTL负载。在带动NMOS时，需接上拉电阻。, 小结, P0口可做通用I/O，即一般I/O口使用，又可做地址/数据总线口；, P0既可按字节寻址，又可按位寻址；, P0作为输入口使用时,先向口写“1“,使T2、T1截止,引脚悬浮,用作高阻抗输入；, 作通用I/O口输出时，T2(上拉FET)截止，输出电路为开漏电路；, 作地址/数据总线口时，P0口是一个真正的
30、双向口；作通用I/O口时，只是一个准双向口；, P0作地址/数据总线口使用时，与P2口配合，送出一个完整的地址，P0送地址低八位，P2送高八位，P0接收高位数据。,注：准双向口特点是当复位时，口锁存器均置1，8根引脚可作一般数据线使用；而在某引脚由原输出状态变为输入时，则应先写“1“，以免错读引脚上的信息。,2.6.2 P1口, 结构：,无模拟开关MUX，只能作通用I/O口，用内部上拉电阻R*代替P0口结构中的场效应管FET。是一个准双向口。,内部上拉电阻包括固定部分和附加部分两部分。固定部分是一个源栅相连的 n沟道耗尽型FET(T2),附加部分是一个栅极受控的n沟道增强型FET(T3),用以
31、改善电阻的变换。当端口的数据从0变到1时,内部上拉电阻用来加速这个转变过程。, 分析, 小结, P1只能作通用I/O口，无地址/数据功能；, P1口可按字节寻址，其各位可按位寻址；, P1口作输入口时，为准双向口，先将锁存器写“1“，使T1截止以便信息正常输入；, 输出极不再是开漏电路，而是标准的准双向口。,2.6.3 P2口, 结构：,在结构上，比P1口多了一个输出转换控制部分，模拟开关MUX的数据端接锁存器的Q端。,P2口作通用I/O口使用时，是一个准双向口(MUX倒向左边)。当系统中接有外部数据存储器时，P2口用于输出高八位地址，这时，在CPU的控制下，MUX倒向右边，P2口不再作通用I
32、/O口使用，而作为地址输出口。, 当P2口作通用I/O口时，是一个准双向口；, 小结, 从P2口输入数据时，先向锁存器写“1“，使T1截止，用作高阻抗输入；, 当外部数据存储器小于128B，而无外部程序存储器时，P2口可作通用I/O口使用。,2.6.4 P3口, 结构,控制部分是一个与非门，与非门的一端接D触发器的Q端，输入通道有两个缓冲器。P3口是双功能口。, 工作情况分析, P3口作通用I/O口时，工作原理与P1、P2类似，是准双向口；选择输出功能端应保持高电平，使与非门对锁存器Q端畅通；, P3口工作于第二功能时，则该位的锁存器应置“1“，使与非门对选择输出功能端畅通；, P3口作输入口
33、时，输出锁存器和选择输出功能端都应置“1“；, 第二功能的专用输入信号取自输入通道的第一个缓冲器输出端，通用输入信号取自“读引脚“。,2.6.5 各端口的一般使用方法,P0口：地址低八位与数据线分时使用口； P1口：按位可编址的输入输出口； P2口：地址高八位输出口； P3口：双功能口。若不用第二功能，可作通用I/O口。,按三总线划分，则有：,地址线：P0、P2口分别输出地址的低八位和高八位； 数据线：P0口输入八位数据； 控制线：P3口的八位加上PSEN、ALE共同完成。,2.6.6 利用端口组成8031最小系统,由于只加EPROM 2716作为程序存储器，所以剩余的P1口和P3口均可作为I
34、/O口使用。,地址锁存信号ALE用来把P0口地址低8位打入外部地址锁存器74LS373锁存。,ALE信号在每一个机器周期中两次有效，在ALE由高变低时，有效地址PCL出现在P0总线上，低8位地址锁存器应在此时把地址锁存起来。,ALE信号利用其有高变低的下降沿对出现在P0口上的地址低8位进行锁存，而在其低电平(ALE无效)期间读进数据，这就实现了P0口地址/数据的分时传送。,8031单片机扩充外部数据存储器和I/O口时，提供了专门的读写信号RD和WR，在同一周期的S5状态，ALE利用其下跳沿锁存P0总线上出现的地址低8位(有DPTR低8位或R0、R1间接提供的地址低8位值)，而P2口上将出现地址高8位值(DPTR的高8位或P2锁存器内容)。,对外部数据存储器操作期间，在同一机器周期的S6状态将不再出现PSEN，有效信号，下一个机器周期的第一个ALE也不再出现。,谢谢,