数字逻辑与数字系统实验2013.ppt

《数字逻辑与数字系统实验2013.ppt》由会员分享，可在线阅读，更多相关《数字逻辑与数字系统实验2013.ppt（88页珍藏版）》请在三一文库上搜索。

1、数字逻辑与数字系统实验,北京邮电大学 计算机科学与技术学院系统结构实验室 2013年10月,2,数字电路实验的发展过程,3,TDS-1数字电路实验系统简介,4,TDS-2数字电路实验系统简介,5,TEC-5计算机组成与数字逻辑 实验系统简介,6,TEC-8实验系统简介,数码管,喇叭,交通灯,LED 显示,EPM7128,电源指示,逻辑笔,LOG,VCC GND,时钟源,电位器,单脉冲,时序,操作模式,数据开关,电平控制信号开关,数字逻辑实验板,6,7,时钟信号发生器,7,8,时钟信号发生器,产生频率分别是1MHz、100KHz、10KHz、1KHz、100Hz、10Hz、1Hz，占空比为50%

2、的时钟信号。 DZ3和DZ4不能同时短接，CP1：100KHz/10KHz； DZ5和DZ6不能同时短接，CP2：1KHz/100Hz； DZ7和DZ8不能同时短接，CP3：10Hz/1Hz。 MF、CP1、CP2、CP3通过插孔输出。,8,9,逻辑测试笔,9,10,逻辑测试笔,将红色逻辑笔接TEC-8的逻辑测试笔插孔。 逻辑笔在测试信号的电平时， 红灯亮表示高电平， 绿灯亮表示低电平， 红灯和绿灯都不亮表示高阻态。 在测试脉冲个数时，首先按一次Reset按钮，使2个黄灯D1、D0灭，处于测试初始状态。逻辑笔最多能够测试3个连续脉冲。,10,11,V-212 20MHZ双踪示波器简介,12,B

3、S-5504 40MHZ双踪示波器简介,13,GOS-6051 50MHZ双踪示波器简介,14,TDS-1001数字存储示波器简介,15,实验一 基本门电路与三态门,实验目的 ： 1. 掌握TTL与非门，或非门和异或门输入与输出之间的逻辑关系； 2. 熟悉TTL中，小规模集成电路的外形，管脚和使用方法； 3. 掌握三态门逻辑功能和使用方法； 4. 掌握用三态门构成总线的方法和特点； 5. 掌握TEC5数字电路实验系统的使用方法； 6. 初步学会用示波器测量简单数字波形。,16,集成电路芯片简介,数字电路实验中所用到的集成电路芯片都是双列直插式的。现以74LS00芯片为例，其引脚排列规则如图所示

4、：,17,实验一 基本门电路与三态门,实验器件和设备： 二输入四与非门：74LS00； 二输入四或非门：74LS28（02）； 二输入四异或门：74LS86； 四总线缓冲器（三态输出）：74LS125； TEC5数字电路实验系统； V-212 20MHZ双踪示波器。,18,实验一 基本门电路与三态门,实验内容： 分别测试74LS00，74LS28（02），74LS86一个逻辑门的输入与输出之间的逻辑关系； 当74LS125的输出负载为74LS00一个与非门输入端，当与非门另一输入端分别接高，低电平时，测试74LS125的三态输出和74LS00的输出；,19,实验一 基本门电路与三态门,用74L

5、S125两个三态门构成一条总线。两控制端分别由高，低电平控制；两输入端分别接1MHZ，500KHZ信号；用示波器观察三态门的输出波形。,20,实验一 基本门电路与三态门,实验提示： 注意认清所用器件型号和管脚，VCC与实验台的+5V插孔连接，GND与实验台的GND连接； 实验台的电平开关输出作为器件的输入，拨动开关则改变器件的输入电平； 器件输出接实验台的电平指示灯，“1”亮，“0”灭； 74LS125的控制端G为低电平有效。,21,实验一 基本门电路与三态门,与非门逻辑电路：,22,实验一 基本门电路与三态门,74LS00实验电路：,23,实验一 基本门电路与三态门,或非门逻辑电路：,24,

6、实验一 基本门电路与三态门,74LS28(02)实验电路：,25,实验一 基本门电路与三态门,异或门逻辑电路：,26,实验一 基本门电路与三态门,74LS86实验电路：,27,实验一 基本门电路与三态门,三态门逻辑电路：,74LS125的控制端G为低电平有效,28,实验一 基本门电路与三态门,74LS125实验电路1：,29,实验一 基本门电路与三态门,74LS125构成总线实验电路：,30,实验一 基本门电路与三态门,实验报告要求： 画出实验接线图或逻辑电路图； 真值表表示出实验结果； 记录实验现象； 分析实验结果；,31,实验二 数据选择器和译码器,实验目的 ： 熟悉数据选择器的逻辑功能。

7、 熟悉译码器的逻辑功能。,32,实验二 数据选择器和译码器,实验器件和设备: 双4选1数据选择器74LS153； 双2-4线译码器74LS139； TEC5数字电路实验系统； TDS-1001 40MHZ双踪示波器。,33,实验二 数据选择器和译码器,实验内容: 测试74LS153中一个4选1数据选择器的逻辑功能。 测试74LS139中一个2-4译码器的逻辑功能。,34,实验二 数据选择器和译码器,实验提示: 74LS153的数据输入端C0C3分别接实验台上的10MHZ，1MHZ，500KHZ，100KHZ脉冲源，改变数据选择端A，B和使能端G的电平，观察各组合条件下数据选择器的输出波形。 7

8、4LS139的译码输出Y0Y3接电平指示灯， 改变使能端G和选择端B，A的电平，观测并记录指示灯的显示状态。,35,实验二 数据选择器和译码器,74LS153实验电路:,36,实验二 数据选择器和译码器,74LS153实验电路:,37,实验二 数据选择器和译码器,74LS139实验电路:,38,实验二 数据选择器和译码器,74LS139实验电路:,39,实验二 数据选择器和译码器,实验报告要求: 画出实验接线图或逻辑电路图； 根据实验结果写出74LS139的真值表； 根据实验结果写出74LS153的真值表； 记录实验现象； 分析74LS139和74LS153中引脚G的功能。,40,实验三 触发

9、器,实验目的： 掌握RS触发器、D触发器、JK触发器的工作原理。 学会正确使用RS触发器、D触发器、JK触发器。,41,实验三 触发器,实验器件和设备： 二输入四与非门：74LS00； 双D触发器：74LS74； 双JK触发器：74LS73； TEC5数字电路实验系统； V-212 20MHZ双踪示波器。,42,实验三 触发器,实验内容： 1.用74LS00构成一个RS触发器。R,S 端接电平开关输出, Q,Q端接电平指示灯。改变R,S的电平，观测并记录Q,Q 的值。,43,实验三 触发器,2.双D触发器74LS74中一个触发器功能测试。 （1）将CLR(复位), PR(置位)引脚接实验台电平

10、开关输出，Q,Q引脚接电平指示灯。改变CLR, PR的电平，观察并记录Q,Q的值。,44,实验三 触发器,（2）在（1）的基础上，置CLR, PR引脚为高电平，D(数据)引脚接电平开关输出，CP(时钟)引脚接单脉冲。在D为高电平和低电平的情况下，分别按单脉冲按钮，观察Q,Q的值，记录下来。,45,实验三 触发器,（3）在（1）的基础上，将D引脚接1MHz脉冲源，CP引脚接10MHz脉冲源。用双踪示波器同时观测D端和CP端，记录波形；同时观测D端，Q端，记录波形。分析原因。 3. 制定对双JK触发器74LS73 一个JK触发器的测试方案，并进行测试。,46,实验三 触发器,实验提示 ： 注意74

11、LS73芯片的GND引脚是11，VCC引脚是4 。,47,实验三 触发器,RS触发器实验电路：,48,实验三 触发器,D触发器实验电路：,49,实验三 触发器,D触发器输出波形：,50,实验三 触发器,双JK触发器实验电路图：,51,实验三 触发器,JK触发器J=1，K=1时的输出波形：,52,实验三 触发器,实验报告要求 总结触发器逻辑功能及特点。 整理实验中测试的结果，填好真值表， 画出波形图。 比较不同类型触发器的触发方式有什么不同。,53,实验四 简单时序电路,实验目的 ： 掌握简单时序电路的分析,设计,测试方法。,54,实验四 简单时序电路,实验器件和设备: 双J-K触发器：74LS

12、73； 双D触发器器：74LS74； 四2输入与非门：74LS00； TEC5数字电路实验系统； V-212 20MHZ双踪示波器。,55,实验四 简单时序电路,实验内容: 1.双D构成的二进制计数器：按设计接线，将Q0，Q1，Q2，Q3复位；由时钟端CLK输入单脉冲，记录输出状态；由时钟端CLK输入连续脉冲，观测输出波形。 2.用74LS73构成一个二进制计数器，重做内容1的实验。,56,实验四 简单时序电路,3.异步十进制计数器：按设计接线，将Q0，Q1，Q2，Q3复位；由时钟端CLK输入单脉冲，记录输出状态；由时钟端CLK输入连续脉冲，观测输出波形。,57,实验四 简单时序电路,4.自循

13、环寄存器： (1)用双D触发器74LS74构成一个4位自循环寄存器。方法是第1级的Q端接第2的D端，依此类推，最后第4级的Q端接第1级的D端。4个D触发器的CLK端连接在一起，然后接单脉冲时钟。 (2)将Q0，Q1，Q2，Q3清0，再将Q0置1，按单脉冲按钮，观察并记录Q0，Q1，Q2，Q3的值。,58,实验四 简单时序电路,实验提示: 74LS73引脚11是GND，引脚4是VCC。 D触发器74LS74是上升沿触发，JK触发器74LS73是下降沿触发。,59,实验四 简单时序电路,D触发器构成的二进制计数器实验电路:,60,实验四 简单时序电路,D触发器构成的二进制计数器输出波形:,61,实

14、验四 简单时序电路,JK触发器构成的二进制计数器实验电路:,62,实验四 简单时序电路,JK触发器构成的二进制计数器输出波形:,63,实验四 简单时序电路,异步十进制计数器实验电路:,64,实验四 简单时序电路,异步十进制计数器输出波形:,65,实验四 简单时序电路,自循环计数器实验电路:,66,实验四 简单时序电路,自循环计数器输出波形:,67,实验四 简单时序电路,实验报告要求: 1.写出实验内容1中，用单次脉冲做计数脉冲时，Q3，Q2，Q1，Q0的状态转移表； 画出连续时钟下Q3，Q2，Q1，Q0的波形； 2./Q3，/Q2，/Q1，/Q0构成计数器吗？如果是，那么是递增还是递减？,68

15、,实验四 简单时序电路,3.画出实验2的电路图。 4.写出实验3中,用单次脉冲做计数脉冲时， Q3，Q2，Q1，Q0的状态转移表；画出连续时钟下Q3，Q2，Q1，Q0的波形； 5.画出实验4的电路图。用单次脉冲做计数脉冲时，Q3，Q2，Q1，Q0的状态转移表。,69,实验五 计数器,实验目的 ： 掌握计数器74LS162的功能。 掌握计数器的级连方法。 熟悉任意模计数器的构成方法。 熟悉数码管的使用。,70,实验五 计数器,实验器件和设备: 同步4位BCD计数器：74LS162； 二输入4与非门：74LS00； TEC5数字电路实验系统； V-212 20MHZ双踪示波器。,71,实验五 计数

16、器,实验内容: 用一片74LS162和一片74LS00采用复位法构成一个模7计数器。用单脉冲做计数脉冲时，观察计数状态，并记录。用连续脉冲做计数时钟，观测并记录QD，QC，QB，QA的波形。,72,实验五 计数器,用一片74LS162和一片74LS00采用置位法构成一个模7计数器。用单脉冲做计数脉冲时，观察计数状态，并记录。用连续脉冲做计数时钟，观测并记录QD，QC，QB，QA的波形。,73,实验五 计数器,用2片74LS162和1片74LS00构成一个模60计数器。 2片74LS162的QD，QC，QB，QA分别接两个数码管的D，C，B，A。用单脉冲做计数时钟时，观察数码管数字的变化，检验设

17、计和接线是否正确。,74,实验五 计数器,实验提示: 74LS162为十进制BCD同步计数器。CLOCK是时钟输入端，上升沿触发计数触发器翻转。与允许端P和T都为高电平时允许计数，允许端T为低电平时禁止CARRY产生。同步预置端LOAD加低电平时，在下一个时钟的上升沿将计数器置为预置数据端的值。,75,实验五 计数器,清除端CLEAR为同步清除，低电平有效，在下一个时钟的上升沿将计数器复位为0。74LS162的进位位CARRY在计数值等于9时，进位位CARRY为高，脉宽是一个时钟周期，可用于级联。,76,实验五 计数器,复位法构成一个模7计数器实验电路:,77,实验五 计数器,复位法构成一个模

18、7计数器输出波形:,78,实验五 计数器,置位法构成一个模7计数器实验电路:,79,实验五 计数器,置位法构成一个模7计数器实验电路:,80,实验五 计数器,模60计数器实验电路:,81,实验五 计数器,实验报告要求: 分别画出复位法、置位法构成的模7计数器的电路图；画出用单脉冲做计数脉冲时，QD，QC，QB，QA的状态转移表；画出连续计数脉冲下QD，QC，QB，QA的波形图； 画出模60计数器电路图。,82,实验六 在系统编程实验,实验目的: 用VHDL语言设计一个8421码十进制计数器及七段数码管显示系统。 学习使用ispEXPERT软件。 学习ISP器件的编程和下载。,83,典型设计框图

19、,84,实验六 在系统编程实验,实验所用的器件和设备 ISP1032 1片； TEC-5数字电路实验系统 1台； 逻辑笔 1个； 示波器 1台；,85,十进制计数器计数顺序表,86,实验六 在系统编程实验,1.在ispEXPERT环境下，输入两种设计方案，并进行编译、连接、器件适配和下载。 2.在TEC5实验台上，使用单脉冲作计数器时钟，复位信号接电平开关。输出接最左边的数码管进行验证，检查设计的正确性。,87,实验六 在系统编程实验,实验报告要求 写出用VHDL的设计方案。 写出本次实验的心得体会。,88,结 束,参考资料： 数字逻辑与数字系统解题库实验指导 -白中英 杨春武 主编 科学出版社 TDS数字电路实验系统教师用实验指书 -清华同方股份有限公司教学仪器设备公司 TEC-5计算机组成和数字逻辑实验系统教师用实验指导书-清华大学科教仪器厂,