《STM32学习之RCC时钟配置.doc》由会员分享，可在线阅读，更多相关《STM32学习之RCC时钟配置.doc（2页珍藏版）》请在三一文库上搜索。
1、STM32学习之RCC时钟配置STM32学习之RCC时钟配置STM32有多个时钟源，分别是HSI：高速内部时钟，RC振荡器，频率为8MHz。上电默认启动，因精度不高所以先不采用，以后如果需要再使用。HSE：外部高速时钟，可接石英/陶瓷谐振器，或者接外部时钟源，频率范围为4MHz16MHz。系统时钟一般采用它，经过PLL倍频作为系统同时钟。LSE：外部低速时钟，接频率为32.768kHz的石英晶体。一般专门用于RTC，等到RTC模块时再使用LSI：内部低速时钟，RC振荡器，频率为40kHz。精度不高，一般用于IWDGCLK。PLL：锁相环倍频输出，其时钟输入源可选择为HSI/2、HSE或者HSE
2、/2。倍频可选择为216倍，但是其输出频率最大不得超过72MHz。时钟系统框图如下：用户可通过多个预分频器配置AHB总线、高速APB2总线和低速APB1总线的频率。AHB和APB2域的最大频率是72MHZ。APB1域的最大允许频率是36MHZ。SDIO接口的时钟频率固定为HCLK/2。40kHz的LSI供独立看门狗IWDG使用，另外它还可以被选择为实时时钟RTC的时钟源。另外，实时时钟RTC的时钟源还可以选择LSE，或者是HSE的128分频。RTC的时钟源通过RTCSEL1:0来选择。STM32中有一个全速功能的USB模块，其串行接口引擎需要一个频率为48MHz的时钟源。该时钟源只能从PLL输
3、出端获取，可以选择为1.5分频或者1分频，也就是，当需要使用USB模块时，PLL必须使能，并且时钟频率配置为48MHz或72MHz。另外，STM32还可以选择一个PLL输出的2分频、HSI、HSE、或者系统时钟SYSCLK输出到MCO脚（PA8）上。系统时钟SYSCLK，是供STM32中绝大部分部件工作的时钟源，它可选择为PLL输出、HSI或者HSE，（一般程序中采用PLL倍频到72Mhz）在选择时钟源前注意要判断目标时钟源是否已经稳定振荡。Max=72MHz，它分为2路，1路送给I2S2、I2S3使用的I2S2CLK，I2S3CLK；另外1路通过AHB分频器分频（1/2/4/8/16/64/
4、128/256/512）分频后送给以下8大模块使用： 送给SDIO使用的SDIOCLK时钟。 送给FSMC使用的FSMCCLK时钟。 送给AHB总线、内核、内存和DMA使用的HCLK时钟。 通过8分频后送给Cortex的系统定时器时钟（SysTIck）。 直接送给Cortex的空闲运行时钟FCLK。 送给APB1分频器。APB1分频器可选择1、2、4、8、16分频，其输出一路供APB1外设使用（PCLK1，最大频率36MHz），另一路送给定时器（TImer2-7）2、3、4倍频器使用。该倍频器可选择1或者2倍频，时钟输出供定时器2、3、4、5、6、7使用。 送给APB2分频器。APB2分频器可选择1、2、4、8、16分频，其输出一路供APB2外设使用（PCLK2，最大频率72MHz），另一路送给定时器（TImer1、TImer8）1、2倍频器使用。该倍频器可选择1或者2倍频，时钟输出供定时器1和定时器8使用。另外，APB2分频器还有一路输出供ADC分频器使用，分频后得到ADCCLK时钟送给ADC模块使用。ADC分频器可选择为2、4、6、8分频。 2分频后送给SDIO AHB接口使用（HCLK/2）。STM32中各个模块都有自己的时钟，当使用相应的模块时首先记得把此模块时钟开启本次学习使用标准固件库3.3.0好了，看明白上图咱就开始吧。