数字钟设计报告.doc

上传人:李主任 文档编号:3316800 上传时间:2019-08-11 格式:DOC 页数:19 大小:2.46MB
返回 下载 相关 举报
数字钟设计报告.doc_第1页
第1页 / 共19页
数字钟设计报告.doc_第2页
第2页 / 共19页
数字钟设计报告.doc_第3页
第3页 / 共19页
数字钟设计报告.doc_第4页
第4页 / 共19页
数字钟设计报告.doc_第5页
第5页 / 共19页
点击查看更多>>
资源描述

《数字钟设计报告.doc》由会员分享,可在线阅读,更多相关《数字钟设计报告.doc(19页珍藏版)》请在三一文库上搜索。

1、 南 京 师 范 大 学电气与自动化工程学院课 程 设 计 报 告(2013 2014 学年第二学期)题 目: 数字钟 班 级: 学号: 姓 名: 专 业: 专业方向: 指导教师: 设计时间: 目 录一、设计任务及要求1二、设计方案及原理框图1三、单元电路的具体设计21.由555定时器构成1kHz信号发生器22.分频器23.分、秒计时电路34.时计时电路45.显示电路56.校时电路57.报时电路7四、整体电路原理图及其仿真结果8五、心得体会10六、元器件清单10七、附录11八、参考文献161、 设计任务及要求1、 具有24小时计时功能。计时脉冲为1HZ,其中小时:24进制,分钟、秒:60进制。

2、2、具有校时功能。校时脉冲:0.1HZ。3、具有整点闹时功能。二、设计方案及原理框图1、设计方案数字时钟主要由振荡器、分频器、计数器、译码器、校时、报时这六种电路组成。首先,由振荡器产生1000HZ的信号,使用分频器产生标准的1HZ信号。然后分别搭接实现二十四进制时、六十进制分、六十进制秒的计数电路,把1HZ的信号送入秒信号计数器。再搭接校时电路,分与时之间通过校时电路连接。分、秒信号继续整点报时功能。最后,通过译码器连接显示数码管。2、 原理框图图1、数字钟的原理框图三、单元电路的具体设计1、由555定时器构成的1kHZ信号发生器图2、555引脚图图2、由555定时器构成的1kHZ信号发生器

3、输出频率:f=1.43/(R1+2R2)CR2选用500的定值电阻,R1选用01k的滑动变阻器,C选用1F。2、分频器74LS90计数器是一种中规模二一五进制计数器,用三片74LS90可构成千分频电路,进而产生1Hz的脉冲信号(74LS90功能表详见附录)。图3中:R0(1)、R0(2)为清零端,两者同时为高电平时实现清零功能,清零方式为异步;R9(1)、R9(2)为置数端,两者同时为高电平时实现置数功能,此时,输出端QD、QC、QB、QA输出为1001;CP1、CP2为脉冲输入端,当脉冲从CP1进去,QA接CP2,输出从QD、QC、QB、QA输出时为十进制计数,如图4所示。 图4、74LS9

4、0十进制接法图3、74LS90引脚图图5、由3片74LS90搭接的千分频电路3、 分、秒计时电路(六十进制计数器)根据数字时钟的原理框图可知,整个计数器电路由秒计数器、分计数器和时计数器串接而成。秒脉冲信号经过6级计数器,分别得到秒个位、秒十位、分个位、分十位以及时个位、时十位的计时,用6片中规模的计数器实现。秒计数器和分计数器都是六十进制,选用74LS161,采用反馈清零法搭接计数器(74LS161引脚图以及功能表详见附录)。图6、74LS161搭接的分/秒计时电路4、 时计时电路(二十四进制计数器)图7、74LS192搭接的时计时电路 时计数器是二十四进制计数器,选用BCD同步可逆双时钟计

5、数器74LS192搭接电路(74LS192引脚图以及功能表详见附录)。5、 显示电路目前国内外生产的LED数码显示种类繁多,型号各异。此设计中选用CD4511,它具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流,可直接驱动共阴LED数码管(CD4511引脚图以及功能表详见附录)。图8、CD4511搭接的显示电路6、 校时电路当数字钟接通电源或者计时出现误差时,需要校正时间(或者称校时),校时是数字应具备的基本功能,一般电子手表都具有时、分、秒等校时功能,而我们这里只进行时和分的校时。在小时校正时不影响分和秒的正常计时,在分校时不影响秒和小时的正常计时。校时电路

6、具体如下:脉冲信号经过计数器,分别得到:秒个位、十位,分个位、十位以及时个位、十位的计时。秒、分计数器为60进制,小时为24小时。图9、校时电路图9、74LS00以及74LS04搭接的校时电路7、 报时电路一般时钟都应具备整点报时电路功能,即在时间出现整点前数秒内,数字钟会自动报时,以示提醒。本设计中,电路应在整点前10秒钟内每隔一秒报一次时,即59分51、53、55、57、59秒进行整点报时,仅需要保持时“十位、个位”、分“十位”不变分“个位”在1、3、5、7、9时即可,也就是说当分“个位”的Q0为1时电路开始报时,蜂鸣器从51秒开始每隔一秒鸣响一次达到报时的目的。图10、报时电路4、 整体

7、电路原理图及其仿真结果图11(1)、整体电路原理图及仿真图图11(2)、整体电路原理图及仿真图5、 心得体会本次数字钟综合设计实验给我们提供了一个理论联系到实际的绝佳平台,让我们从实践中加深了对所学知识的理解。在设计方案时,我与我的队友仔细认真地讨论各个单元电路所需要的芯片,尽量用最精准的方式设计出本次试验。为了保证正确,我们跟别的组相互讨论,多做比较,集思广益。在用prteous进行原理图的电子绘制时,我们遇到了一些困难,这个软件我们从来没有接触过,差不多接近与自学,我们边用边学,有不懂的就请教同学或者上网下载教程,由于有时间的限定,经常弄到晚上两、三点钟,但是想到学习本来就是一件艰苦的事,

8、大家一起弄一个东西时有感觉很值得。那个时候真是十分的投入。这时我才感觉这是一件艰难的事,当初的兴奋劲减了不少。有时候可能稍微粗心一点,就会发生各种意想不到的错误,然后要费好久的时间去挑错。在整个实验过程中,我们也学到很多的东西。加强了团队合作精神,磨练了我们的意志力。我们各人之间好好的配合,分工合作,设计过程没有一团乱麻。更为可贵的是,我们彼此鼓励,同舟共济地。此次试验加强我们对电子器件的了解,又使得我们又学会了新的软件,让我们从实践中加深了对所学知识的理解,提高了我们的动手能力。总的来说这次课程设计安排得很合理,并且给我们提供了另一种方式学习的平台,希望以后多多参加这样的实践课程。6、 元器

9、件清单序号名称型号数量1振荡器55512十进制计数器74LS9033四位二进制计数器(直接清除)74LS16144BCD同步可逆双时钟计数器(带清除)74LS19225四2输入与非门74LS00116BCD-七段锁存/译码/驱动451167七段显示数码管7SEG-COM-CAT68六倒相器74LS0469双4输入与门74LS21210三极管NPN111电阻-512滑动变阻器-113蜂鸣器-114电容-415开关-2 表1:元器件清单 七、附录1、555定时器 附图1、555定时器的引脚图2、十进制计数器74LS90 附表1、74LS90功能表3、四位二进制计数器74LS161附图2、74LS1

10、61引脚图附表2、74LS161功能表4、 BCD同步可逆双时钟计数器74LS192附图3、74LS192引脚图以及逻辑图附表3、74LS192功能表5、 BCD-七段锁存/译码/驱动CD4511附图4、CD4511引脚图 附表4、CD4511功能表6、四2输入与非门74LS00 附图5、74LS00引脚图 7、 六倒相器74LS04 附图6、74LS04引脚图 8、74LS21引脚图 附图7、74LS21引脚图 八、参考文献【1】 华中科技大学电子技术课程组,康华光主编. 电子技术基础(数字部分). 北京:高等教育出版社, 2006【2】赵建华,雷志勇主编. 电子技术课程设计. 北京:中国电力出版社, 2011【3】陈余寿,郭爱琴编. 电子技术实践训练实验部分. 南京师范大学电气与自动化工程学院专业基础部第 16 页

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 建筑/环境 > 装饰装潢


经营许可证编号:宁ICP备18001539号-1