《一篇文章读懂读透FPGA AXI4 总线协议.doc》由会员分享，可在线阅读，更多相关《一篇文章读懂读透FPGA AXI4 总线协议.doc（1页珍藏版）》请在三一文库上搜索。
1、一篇文章读懂读透FPGA AXI4 总线协议新一代0.绪论AXI是高级扩展接口，在AMBA3.0中提出，AMBA4.0将其修改升级为AXI4.0。AMBA4.0 包括AXI4.0、AXI4.0-lite、ACE4.0、AXI4.0-stream1.简介1.1 关于AXI协议关键特点：适合高带宽低延时设计无需复杂的桥就能实现高频操作能满足大部分器件的接口要求适合高初始延时的存储控制器提供互联架构的灵活性与独立性向下兼容已有的AHB和APB接口分离的地址/控制、数据相位使用字节线来支持非对齐的数据传输使用基于burst的传输，只需传输首地址分离的读、写数据通道，能提供低功耗DMA支持多种寻址方式支
2、持乱序传输允许容易的添加寄存器级来进行时序收敛1.2 AXI架构共享地址与数据总线共享地址总线，多数据总线mul2.信号描述3.信号接口要求3.1时钟复位时钟复位3.2基本读写传输握手过程通道信号要求AXI协议要求通道间满足如下关系：写响应必须跟随最后一次burst的的写传输读数据必须跟随数据对应的地址通道握手信号的依耐关系3.3传输结构地址结构1）突发长度burst传输具有如下规则：wraburst不能跨4KB边界不支持提前终止burst传输突发大小突发类型数据读写结构窄传输非对齐传输读写响应结构读传输的响应信息是附加在读数据通道上的，写传输的响应在写响应通道。RRESP1:0,读传输BRESP1:0,写传输OKAY(b00):正常访问成功EXOKAY(b01):Exclusive 访问成功SLVERR(b10):从机错误。表明访问已经成功到了从机，但从机希望返回一个错误的情况给主机。DECERR(b11):译码错误。一般由互联组件给出，表明没有对应的从机地址。