《组员961515林依汶961545温倩苓教授林荣彬老师.ppt》由会员分享，可在线阅读，更多相关《组员961515林依汶961545温倩苓教授林荣彬老师.ppt（10页珍藏版）》请在三一文库上搜索。
教育部主辦 九十八學年度大學校院 積體電路電腦輔助設計軟體製作競賽 Isolation Cell Insertion for Low Power Design,組員: 961515 林依汶 961545 温倩苓 教授: 林榮彬 老師,目標,以保護訊號能完整進入及輸出,Input & Output,Input: Gate level Verilog netlist file(.v) Power intent file(.spec) Cell library(.map) Output: Gate level Verilog netlist file(.v) Info. of Isolation cell file(.map),題目介紹,透過intent file找到插入點:,最佳化:,PDB,DEF,DEF,實作方法,流程圖,Part 1,輸出結果,測試成果,Thank you for your listening!,