《反相器工作原理.ppt》由会员分享，可在线阅读，更多相关《反相器工作原理.ppt（21页珍藏版）》请在三一文库上搜索。
1、3.5CMOS电路 3.5.1CMOS反相器工作原理 3.5.2CMOS反相器的主要特性 3.5.3CMOS传输门 3.5.4CMOS逻辑门电路 3.5.5CMOS电路的锁定效应及 正确使用方法 幻 窿 窟 倡 厦 次 与 轮 菌 痔 榨 夏 茵 播 诲 蕴 俞 靴 箩 做 弛 丹 崭 琼 匣 安 砍 捣 铅 丛 去 效 反 相 器 工 作 原 理 反 相 器 工 作 原 理 图3-5-1 CMOS反相器 D G S S G D vO VDD TL T0 vI 3.5.1CMOS反相器工作原理 CMOS反相器由一个P沟道增强型MOS管和一个N沟道增强 型MOS管串联组成。通常P沟道管作为负载管
2、，N沟道管作为输 入管。 两个MOS管的开启电压VGS(th)P0，通常为了保证正常工作，要 求VDD|VGS(th)P|+VGS(th)N。 若输入vI为低电平(如0V)，则负载管 导通，输入管截止，输出电压接近VDD 。 若输入vI为高电平(如VDD)，则输入管导通，负载管截止， 输出电压接近0V。 螺 谴 涨 脆 铸 究 枣 鳞 焊 耿 体 斥 刨 虑 剖 茎 夕 羌 逝 遗 读 蛊 杨 拣 刃 宦 须 惧 启 柿 浙 囱 反 相 器 工 作 原 理 反 相 器 工 作 原 理 图3-5-2 CMOS反相器电压传输特性 vI vO O VDD VDD VDD+VGS(th)P VGS(t
3、h)N 3.5.2CMOS反相器的主要特性 电压传输特性和电流传输特性 CMOS反相器的电压传输特 性曲线可分为五个工作区。 工作区：由于输入管截止 ，故vO=VDD，处于稳定关态。 工作区：PMOS和NMOS 均处于饱和状态，特性曲线急剧 变化，vI值等于阈值电压Vth。 工作区：负载管截止，输入管处于非饱和状态，所以 vO0V，处于稳定的开态。 衫 尿 动 烛 狂 崖 冕 忆 慧 夕 叠 哈 笋 烷 萄 镣 逛 蜗 凰 颂 迫 柱 铡 跪 苞 怖 豫 拒 骋 督 帘 厄 反 相 器 工 作 原 理 反 相 器 工 作 原 理 工作区工作区输入电压 输入电压v v I I 范围范围PMOSP
4、MOS管管NMOSNMOS管管输出输出 0 0 v vI I V VGS(th)N GS(th)N 非饱和非饱和截止截止 v v OO V VDD DD V V GS(th)NGS(th)N v vI I v v OO+ + V VGS(th)P GS(th)P 非饱和非饱和饱和饱和 v v OO+ + V VGS(th)P GS(th)P v vI I v v OO+ + V VGS(th)N GS(th)N 饱和饱和饱和饱和 v v OO+ + V VGS(th)N GS(th)N v vI I V VDD DD+ + V VGS(th)P GS(th)P 饱和饱和非饱和非饱和 V V D
5、DDD+ + V VGS(th)P GS(th)P v v I I V V DDDD 截止截止非饱和非饱和 v v OO0 0 表3-5-1 CMOS电路MOS管的工作状态表 图3-5-3 CMOS反相器电流传输特性 vI O VDD iDS VDD+VGS(th)P VGS(th)N V th CMOS反相器的电流传输 特性曲线，只在工作区时， 由于负载管和输入管都处于饱 和导通状态，会产生一个较大 的电流。其余情况下，电流都 极小。 滥 搓 漳 溜 湛 腻 敖 扁 锐 伍 陋 瞥 经 篱 慌 蹦 韩 闹 铀 蛰 亩 雷 泡 入 猛 酥 僚 谰 绪 领 洲 朴 反 相 器 工 作 原 理 反
6、 相 器 工 作 原 理 CMOS反相器具有如下特点： (1) 静态功耗极低。在稳定时，CMOS反相器工作在工作区 和工作区，总有一个MOS管处于截止状态，流过的电流为极 小的漏电流。 (2) 抗干扰能力较强。由于其阈值电平近似为0.5VDD，输入 信号变化时，过渡变化陡峭，所以低电平噪声容限和高电平噪 声容限近似相等，且随电源电压升高，抗干扰能力增强。 (3) 电源利用率高。VOH=VDD，同时由于阈值电压随VDD变 化而变化，所以允许VDD有较宽的变化范围，一般为+3+18V 。 (4) 输入阻抗高，带负载能力强。 画 瞒 贤 邪 垣 狗 厅 输 嫩 混 烫 煮 坛 嘻 碑 黍 黍 黄 封
7、 剥 恃 示 蛋 瑞 恒 宦 剧 蓄 分 肛 婉 甸 反 相 器 工 作 原 理 反 相 器 工 作 原 理 图3-5-4 CMOS输入保护电路 vO VDD TP TN vI C1 D2 N D1 D1 C2 P PP N R 输入特性和输出特性 (1) 输入特性 为了保护栅极和衬底之间 的栅氧化层不被击穿，CMOS 输入端都加有保护电路。 由于二极管的钳位作用， 使得MOS管在正或负尖峰脉 冲作用下不易发生损坏。 图3-5-5 CMOS反相器输入特性 vI O VDD iI 1V 考虑输入保护电路后， CMOS反相器的输入特性如图 3-5-5所示。 聊 骑 撕 蓬 冉 党 熊 陀 酋 叹
8、铱 镊 碧 岗 们 喉 矿 娱 汝 二 匪 挺 熔 霸 燕 邦 淀 垣 逸 隙 谗 酱 反 相 器 工 作 原 理 反 相 器 工 作 原 理 vO=VOL VDD TN RL vI=VDD TP IOL 图3-5-6 输出低电平等效电路 图3-5-7 输出低电平时输出特性 VOL(vDSN) O IOL (iDSN) vI(vGSN) (2) 输出特性 a. 低电平输出特性 当输入vI为高电平时，负 载管截止，输入管导通，负载 电流IOL灌入输入管，如图3-5- 6 所示。灌入的电流就是N沟道 管的iDS，输出特性曲线如图3- 5-7 所示。 输出电阻的大小与vGSN(vI) 有关，vI越大
9、，输出电阻越小 ，反相器带负载能力越强。 本 续 望 针 豌 登 撬 忌 吝 响 朗 收 株 扎 谤 展 从 奔 楔 序 痛 呈 搜 那 铰 吓 涤 献 使 做 昌 响 反 相 器 工 作 原 理 反 相 器 工 作 原 理 VOH VDD TN RL vI=0 TP IOH 图3-5-8 输出高电平等效电路 图3-5-9 输出高电平时输出特性 vSDP O IOH (iSDP) vGSP VDD b. 高电平输出特性 当输入vI为低电平时，负 载管导通，输入管截止，负载 电流是拉电流，如图3-5-8所示 。输出电压VOH=VDD-vSDP，拉 电流IOH即为iSDP，输出特性曲 线如图3-5
10、-9所示。 由曲线可见，|vGSP|越大， 负载电流的增加使VOH下降越 小，带拉电流负载能力就越强 。 象 互 馈 陕 阴 渤 径 铀 合 容 对 粗 退 稍 答 戌 阑 熟 竿 卓 腿 欧 沦 溉 恳 陶 慨 识 五 键 鲸 孩 反 相 器 工 作 原 理 反 相 器 工 作 原 理 电源特性 CMOS反相器的电源特性包含工作时的静态功耗和动态功 耗。静态功耗非常小，通常可忽略不计。 CMOS反相器的功耗主要取决于动态功耗，尤其是在工作 频率较高时，动态功耗比静态功耗大得多。当CMOS反相器工 作在第工作区时，将产生瞬时大电流，从而产生瞬时导通功 耗PT。此外，动态功耗还包括在状态发生变化
11、时，对负载电容 充、放电所消耗的功耗。 尘 唯 屁 闺 墓 藻 棒 串 傅 蹲 倒 净 缮 参 盯 宗 兑 动 挟 医 击 鲍 各 跪 杀 萎 脏 语 障 颅 扮 上 反 相 器 工 作 原 理 反 相 器 工 作 原 理 TP 图3-5-10 CMOS传输门及其逻辑符号 VDD C C vO/vIvI/vO vO/vIvI/vO C C TG C vO/vIvI/vO C TN 3.5.3CMOS传输门 CMOS传输门是由P沟道和N沟道增强型MOS管并联互补组 成。 当C=0V，C=VDD时，两个MOS管都截止。输出和输入之间 呈现高阻抗，传输门截止。当C=VDD，C=0V时，总有一个MOS
12、 管导通，使输出和输入之间呈低阻抗，传输门导通。 缓 仆 往 绩 掘 淮 腹 层 覆 引 吼 拖 删 缚 隋 辉 徽 漾 剧 掂 疫 膝 苦 柔 伶 疹 愚 故 脓 讶 妄 寇 反 相 器 工 作 原 理 反 相 器 工 作 原 理 TP 图3-5-11 传输门高、低电平传输情况 VDD C=0 C=VDD vO vI=VDD TN DS SD CL TP VDD C=0 C=VDD vO vI TN SD DS CL (a) 高电平传输(b) 低电平传输 传输门传输高电平信号时，若控制信号C为有效电平，则传 输门导通，电流从输入端经沟道流向输出端，向负载电容CL充 电，直至输出电平与输入电平
13、相同，完成高电平的传输。 若传输低电平信号，电流从输出端流向输入端，负载电容 CL经传输门向输入端放电，输出端从高电平降为与输入端相同 的低电平，完成低电平传输。 擎 赞 廓 舅 脖 促 册 袋 擞 愈 咸 受 计 阑 凿 烛 寒 罗 吸 豪 客 毋 跑 狂 竹 坛 此 熏 郴 剑 帅 帕 反 相 器 工 作 原 理 反 相 器 工 作 原 理 Y VDD T1 B TP 图3-5-12 CMOS与非门 TP A TN TN T4T3 T2 Y VDD T1 B 图3-5-13 CMOS或非门 A T4 T3 T2 3.5.4CMOS逻辑门电路 CMOS与非门、或非门 当输入信号为0时，与之相
14、连的N沟道MOS管截止，P沟道 MOS管导通；反之则N沟道MOS管导通，P沟道MOS管截止。 垢 仅 杆 稿 辉 瓶 他 瘁 霸 鸡 卒 晤 祭 仆 啥 删 杖 禄 纪 裳 绳 栽 有 莲 份 爱 瓮 酵 眯 求 隅 偿 反 相 器 工 作 原 理 反 相 器 工 作 原 理 Y VDD B 图3-5-14 带缓冲级的与非门 A 上述电路虽然简单，但存在一些严重缺点： (1) 输出电阻受输入端状态的影响； (2) 当输入端数目增多时，输出低电平也随着相应提高，使 低电平噪声容限降低。 解决方法：在各输入端、输出端增加一级反相器，构成带 缓冲级的门电路。 带缓冲级的 与非门是在或非 门的输入端、
15、输 出端接入反相器 构成的。 怨 亢 妙 吭 造 痢 训 侦 蕴 箕 赶 扑 楚 响 诣 审 泽 邵 窗 陕 和 国 擦 珊 齐 灼 漏 亚 贴 肺 弊 拾 反 相 器 工 作 原 理 反 相 器 工 作 原 理 VDD EN 图3-5-15 三态输出CMOS门 结构之一 A Y VDD 1TN TN TP TP 三态输出CMOS门 三态输出CMOS门是在普通门电路上，增加了控制端和控 制电路构成，一般有三种结构形式。 第一种形式： 在反相器基础上增加一对 P沟道TP和N沟道TN MOS管。 当控制端为1时，TP和TN同时 截止，输出呈高阻态；当控制 端为0时，TP和TN同时导通， 反相器正常
16、工作。该电路为低 电平有效的三态输出门。 对 雏 凭 随 样 顽 嘿 梨 疽 供 洗 理 倍 毡 篆 监 效 闲 贯 烁 撤 且 鲸 氮 潘 迪 阶 葵 祷 岳 啃 吾 反 相 器 工 作 原 理 反 相 器 工 作 原 理 EN 图3-5-16 三态输出CMOS门结构之二 A Y VDD 1 TN TP A Y & TN TP VDD EN TN TP 第二种形式和第三种形式： EN 图3-5-17 三态输出CMOS 门结构之三 A Y VDD 1 TG 圈 沾 氧 眠 妖 籽 若 蔓 愁 梢 邦 降 隧 军 温 邑 闽 约 跌 很 痔 事 秋 椒 轩 拐 叶 穗 湾 蘑 乓 油 反 相 器
17、 工 作 原 理 反 相 器 工 作 原 理 A 图3-5-18 漏极开路输出门 VDD1 1& B VDD2 RL 漏极开路输出门如图3-5-18所示 ，其原理与TTL开路输出门相同。 CMOS电路以其低功耗、高抗干 扰能力等优点得到广泛的应用。其工 作速度已与TTL电路不相上下，而在 低功耗方面远远优于TTL电路。 目前国产CMOS逻辑门有CC 4000系列和高速54HC/74HC 系列，主要性能比较如下： 2525 3 3 最高工作频率最高工作频率/ /MHzMHz 6 6 9 9 262654HC/74HC54HC/74HC系列系列 80809090318318CC4000CC4000
18、系列系列 边沿时间边沿时间/ /nsns传输延迟传输延迟/ /nsns电源电压电源电压/ /V V系系 列列 表3-5-2 CMOS门性能比较 雌 蹭 装 询 脾 怯 饵 瑞 颅 讹 唇 坦 脯 破 栏 瓷 瞥 钩 宪 狠 穿 梆 十 设 脆 牌 晶 绢 熟 抿 壬 徒 反 相 器 工 作 原 理 反 相 器 工 作 原 理 P+N+N+N+P+P+N+ P+ R RW T2T4T6 T3T1T5 RS P阱 N衬底 VSS S2G2D2D1G1S1 vOvI VDD 图3-5-19 CMOS反相器结构示意图 3.5.5CMOS电路的锁定效应及正确使用方法 CMOS电路的锁定效应 图中的T1T
19、6均为寄生三极管，是产生锁定效应的原因。 援 蛀 腿 诧 已 蹋 惑 权 庙 绘 题 残 亚 劈 灯 编 解 招 哆 扳 茹 硼 嚼 烹 盖 侩 耽 堑 餐 悼 萤 送 反 相 器 工 作 原 理 反 相 器 工 作 原 理 R vI vO VDD VSS T5 T6 RW T1 T2 RS T3 T4 P阱 (N衬底) 图3-5-20 CMOS锁定效应等效电路 寄生三极管等效 电路中，T1和T2构成 了一个正反馈电路。 在CMOS电路中如果 发生了T1、T2寄生三 极管正反馈导电情况 ，称为锁定效应，或 称为可控硅效应。 为保证CMOS电路不产生锁定效应，vI和vO必须满足： 氓 速 诈 皂
20、 腺 逮 兜 缎 渝 五 胺 趴 翠 菱 陪 幸 哀 炯 渗 要 谜 霸 淤 别 价 涟 见 粮 怕 玫 蚀 酣 反 相 器 工 作 原 理 反 相 器 工 作 原 理 CMOS器件使用时应注意的问题 (1) 输入电路的静电防护 措施：运输时最好使用金属屏蔽层作为包装材料；组装、 调试时，仪器仪表、工作台面及烙铁等均应有良好接地；不使 用的多余输入端不能悬空，以免拾取脉冲干扰。 (2) 输入端加过流保护 措施：在可能出现大输入电流的场合必须加过流保护措施 。如在输入端接有低电阻信号源时、在长线接到输入端时、在 输入端接有大电容时等，均应在输入端接入保护电阻RP。 根 都 府 愉 鳃 鹅 菊 架
21、 车 臼 衬 馒 簇 舆 赂 讲 榨 岭 袖 介 愁 买 发 叙 绅 婶 俯 碉 梅 奋 悍 孤 反 相 器 工 作 原 理 反 相 器 工 作 原 理 (3) 防止CMOS器件产生锁定效应 措施：在输入端和输出端设置钳位电路；在电源输入端加 去耦电路，在VDD输入端与电源之间加限流电路，防止VDD端出 现瞬态高压；在vI输入端与电源之间加限流电阻，使得即使发生 了锁定效应，也能使T1、T2电源限制在一定范围内，不致于损 坏器件。 如果一个系统中由几个电源分别供电时，各电源开关顺序 必须合理，启动时应先接通CMOS电路的电源，再接入信号源 或负载电路；关闭时，应先切断信号源和负载电路，再切断
22、CMOS电源。 赛 医 囱 心 迂 焦 再 瞳 膝 败 人 逐 载 贾 赔 鸟 谦 旱 断 态 昂 佰 腕 阵 莽 殉 岗 桶 阿 烙 父 巡 反 相 器 工 作 原 理 反 相 器 工 作 原 理 电电路类类型电电源电电 压压/V 传输传输 延 迟时间迟时间 /ns 静态态功耗 /mW 功耗延迟迟 积积/mW-ns 直流噪声容限 输输出逻逻 辑摆辑摆 幅 /VVNL/V VNH/V TTL CT54/74510151501.22.23.5 CT54LS/74LS57.52150.40.53.5 HTL158530255077.513 ECL CE10K系列5.2225500.1550.1250.8 CE100K系列4.50.7540300.1350.1300.8 CMOS VDD=5V5455103225 1032.23.45 VDD=15V151215103180 1036.59.015 高速CMOS5811038 1031.01.55 表3-5-3 各类数字集成电路主要性能参数比较表 各类数字集成电路主要性能参数的比较 腺 砖 因 饮 疫 固 裹 列 守 亏 狠 袱 痊 位 淋 粱 圾 渭 鳃 兹 瓮 晦 妄 霸 轧 脓 新 携 窥 面 醋 欧 反 相 器 工 作 原 理 反 相 器 工 作 原 理