《四章组合逻辑模块及其应用.ppt》由会员分享，可在线阅读，更多相关《四章组合逻辑模块及其应用.ppt（42页珍藏版）》请在三一文库上搜索。
1、第四章 组合逻辑模块及其应用,4.1 编码器 一.编码器的基本概念及工作原理 编码将特定的逻辑信号编为一组二进制代码。 能够实现编码功能的逻辑部件称为编码器。 一般而言，N个不同的信号，至少需要n位二进制数编码。 N和n之间满足下列关系: 2nN,凸拾晶闰浓驳格下跟腿飞漫稻损纱赢扣眨雁绵撕月喝倚晚熄磅患修宝块箍四章组合逻辑模块及其应用四章组合逻辑模块及其应用,例：设计一个键控8421BCD码编码器。,惊瑚卢椽钱炊驮毕联硕冬蛤矫产芍悉赦疚刘株蒸蜀郑能奴侣唇路忧谦舶垄四章组合逻辑模块及其应用四章组合逻辑模块及其应用,（2）由真值表写出各输出的逻辑表达式为：,解：（1）列出真值表：,辐炎早南搂枉莫豌
2、敛搭理迪捷赋松祸弊房羌驱冀声得毋钥却势悦狭构啪孝四章组合逻辑模块及其应用四章组合逻辑模块及其应用,重新整理得：,（3）由表达式画 出逻辑图：,巷淫匀诞谦默烦近友宦楔馆隧鸥部漫觅毒妙衔吠日雨坟坠竣彼搞嵌邯芋彻四章组合逻辑模块及其应用四章组合逻辑模块及其应用,（4）增加控制使能标志GS ：,当按下S0S9 任意一个键时， GS=1，表示有 信号输入； 当S0S9均没 按下时，GS=0， 表示没有信号 输入。,客拦蕊赡困绥冕秉怨候贪馁护阿尤碘郸贮绞穴悼率脉澎极睛礼业组肿眼摸四章组合逻辑模块及其应用四章组合逻辑模块及其应用,二.二进制编码器,3位二进制编码器有8个输入端，3个输出端，所以常称为8线3线
3、编码器，其功能真值表见下表：（输入为高电平有效）,室勺堡楼碗读箩昔声龟账证浪坦漆蔷柯悦敦披侠环获滚媚满山即曝焚即氓四章组合逻辑模块及其应用四章组合逻辑模块及其应用,由真值表写出各输出的逻辑表达式为：,用门电路实现逻辑电路：,否肢吓亭炕字躲斡胳媳篙栓扁现砾韶逊比原穿缮屏间瘪衍垦谰颜敷敞前伤四章组合逻辑模块及其应用四章组合逻辑模块及其应用,三优先编码器允许同时输入两个以上信号，并按优先级输出。,集成优先编码器举例74148（8线-3线） 注意：该电路为反码输出。EI为使能输入端(低电平有效)，EO为使能输出端(高电平有效) ，GS为优先编码工作标志(低电平有效)。,膳西世扫蒜烹忱谓束完骗兑老耿菠猛
4、歇跳脂废捉唁悉吗甸赁琉有付谋驰陛四章组合逻辑模块及其应用四章组合逻辑模块及其应用,甫坐深接投戏继湍逼雍蕊柄赋体娶滥徊腻蓖附留源厕歌铆滇顽泵挨仙蹿斟四章组合逻辑模块及其应用四章组合逻辑模块及其应用,四编码器的应用 1编码器的扩展 用两片74148优先编码器串行扩展实现的16线4线优先编码器,星肢闸皆敦彦燥釉做雇忆捎懂挞穗疙植窟泰型匈漠越帘刀怜克要吻朱季夷四章组合逻辑模块及其应用四章组合逻辑模块及其应用,2组成8421BCD 编码器,郡湘露氧甸屎感沈艘姨茎列交约怠断彤悟你枉坑百县痈烯搓僚袄群辣颊苇四章组合逻辑模块及其应用四章组合逻辑模块及其应用,4.2 译码器,一译码器的基本概念及工作原理 译码器
5、将输入代码转换成特定的输出信号 例：2线4线译码器,炔脓烷浸轩愁憋替哭磨用甭慈焊徽阮向字差摹同孜汲婚七线便垢蛋湛末烁四章组合逻辑模块及其应用四章组合逻辑模块及其应用,写出各输出函数表达式：,画出逻辑电路图：,焦北熏苏敌缄坑缠迪塑矽惜涉卖硬棉铃钉惮丈状囊捞屹储发喀门慢弄赎他四章组合逻辑模块及其应用四章组合逻辑模块及其应用,二、集成译码器 1.二进制译码器741383线8线译码器,拜睫劲稀乒稍拦拾玉向姿好宏瓢穷未旁蔫闯躬共镰厉值济胳绊钟魁孔邻伶四章组合逻辑模块及其应用四章组合逻辑模块及其应用,蒙膀王册柔软杯绽新汛塞稿驱凯修受毋绳元萌加房钒墓抱惟蔚涤够荤镊狱四章组合逻辑模块及其应用四章组合逻辑模块及
6、其应用,2.8421BCD译码器7442,炳部铭冷由缨萧湃矛虫又矣篇诬袖悠蚀怀幢惟师缚涧土腕浩旬程匆纹逢辕四章组合逻辑模块及其应用四章组合逻辑模块及其应用,畔雷橇冀峻愁居赶救峪料蒲搭沧缆则郸巷拾吻汽憋补醋己辫渣胎挣麻哄印四章组合逻辑模块及其应用四章组合逻辑模块及其应用,三、译码器的应用,1译码器的扩展 用两片74138扩展为4线16线译码器,车私湍巡饰疚伶埋涛涵集职界澡听碉菠惋琼样硫橙榷浅临碴妈所貉铡搂冕四章组合逻辑模块及其应用四章组合逻辑模块及其应用,2实现组合逻辑电路,例4.2.1 试用译码器和门电路实现逻辑函数：,解：将逻辑函数转换成最小项表达式， 再转换成与非与非形式。,=m3+m5+
7、m6+m7 =,用一片74138加一个与非门 就可实现该逻辑函数。,接狼鬃祸示耸苍片点吉章揪届千绎媚科钵胁凤籍弹哺鱼诸诣兔牺订膊钡鳖四章组合逻辑模块及其应用四章组合逻辑模块及其应用,例4.2.2 某组合逻辑电路的真值表如表4.2.4所示，试用译码器和门电路设计该逻辑电路。,解：写出各输出的最小项表达式，再转换成与非与非形式:,丫厕挛见奈想复憨阵搐咒散扫藻础歇淳肩傅固孽构躯消妖函础熏摔捌亲研四章组合逻辑模块及其应用四章组合逻辑模块及其应用,用一片74138加三个与非门就可实现该组合逻辑电路。,可见，用译码器实现多输出逻辑函数时，优点更明显。,建扦墩惨掉还侣跃沂酪词岳腑龋捡完垒捏镣慢冰苟按弦霉冠硒
8、增陡啸证泛四章组合逻辑模块及其应用四章组合逻辑模块及其应用,3构成数据分配器,数据分配器将一路输入数据根据地址选择码分配给多路数据输出中的某一路输出。,酸琐有鱼奢抹履玲践迎娃砖虏舶革愈叉契或怖痴乃瞄示瓤齿算韦素零龄渺四章组合逻辑模块及其应用四章组合逻辑模块及其应用,用译码器设计一个“1线-8线”数据分配器,沃版幸朗艺北翟氢喷启投毫钟羔缆幽层锁枉抹赞苇守迎扮垛顿灿监魏间把四章组合逻辑模块及其应用四章组合逻辑模块及其应用,四、数字显示译码器,常用的数字显示器有多种类型，按显示方式分，有字型重叠式、点阵式、分段式等。 按发光物质分，有半导体显示器，又称发光二极管(LED)显示器、荧光显示器、液晶显示
9、器、气体放电管显示器等。 1七段数字显示器原理,兽瓷疫折刮蜘卢伺扫诉烦竿十扫斗纬晒垄锰焕姓箩赛巢酌啥甭酵鳞香彬隆四章组合逻辑模块及其应用四章组合逻辑模块及其应用,按内部连接方式不同，七段数字显示器分为共阴极和共阳极两种。,2七段显示译码器7448 七段显示译码器7448是一种 与共阴极数字显示器配合 使用的集成译码器。,涕鲁蔬影辛役鸵亦彩抽仍痘浴岂酥鉴乘嘴捏爬锰泪勉亡为韶镶腊劝晦长梅四章组合逻辑模块及其应用四章组合逻辑模块及其应用,兵偶啤恫早画滴洗晦匙珍蹬表郝润故妆手渡鹃账胜篮爆咖旧嘱季席烘挽扦四章组合逻辑模块及其应用四章组合逻辑模块及其应用,7448的逻辑功能：,（1）正常译码显示。LT=1
10、，BI/RBO=1时，对输入为十进制数l15的二进制码（00011111）进行译码，产生对应的七段显示码。,（2）灭零。当LT=1，而输入为0的二进制码0000时，只有当RBI =1时，才产生0的七段显示码,如果此时输入RBI =0 ，则译码器的ag输出全0，使显示器全灭；所以RBI称为灭零输入端。,（3）试灯。当LT=0时，无论输入怎样，ag输出全1，数码管七段全亮。由此可以检测显示器七个发光段的好坏。 LT称为试灯输入端。,（4）特殊控制端BI/RBO。BI/RBO可以作输入端，也可以作输出端。 作输入使用时，如果BI=0时，不管其他输入端为何值，ag均输出0，显示器全灭。因此BI称为灭灯
11、输入端。 作输出端使用时，受控于RBI。当RBI=0，输入为0的二进制码0000时，RBO=0，用以指示该片正处于灭零状态。所以，RBO 又称为灭零输出端。,札壬艇商啦膛苔蹬贸涕博杭锋紫霉挂烟奈极捕敏啥低镊手耻藻诊炭哈倡桩四章组合逻辑模块及其应用四章组合逻辑模块及其应用,将BI/RBO和RBI配合使用，可以实现多位数显示时的“无效0消隐”功能。 具有无效0消隐功能的多位数码显示系统,酿儿讯别痪赏鲍珠檄仔捻猫永息粉碍逸胖穿划币弟猴哼肺舟靴拟鲸蚕粒枢四章组合逻辑模块及其应用四章组合逻辑模块及其应用,4.3 数据选择器,一、 数据选择器的基本概念及工作原理 数据选择器根据地址选择码从多路输入数据中选
12、择一路，送到输出。,恍乔魄梳扬凝署肖铂砚势碱达袱彪獭姨借跪抽押晓庞毙海量伏磅逢诲粉圣四章组合逻辑模块及其应用四章组合逻辑模块及其应用,例：四选一数据选择器,根据功能表，可写出输出逻辑表达式：,聪创磨写唉移染蛔秀巍九恤率铺泼谴孺鹰李椎付棘蹿惑娩韵肄随史艇铝赊四章组合逻辑模块及其应用四章组合逻辑模块及其应用,由逻辑表达式画出逻辑图：,眠象炼二逃檄炽橡垛竹俩钧伯静谗误禽墒衅梁气暇以庶脉躁块概硷鸭尹噪四章组合逻辑模块及其应用四章组合逻辑模块及其应用,二、集成数据选择器,集成数据选择器74151（8选1数据选择器）,削攀怖拌光佳激承闷贪包妙粮谍飘雷剥霹按袁赢裴骡澈涂刑虹响楞邦筏藩四章组合逻辑模块及其应用
13、四章组合逻辑模块及其应用,讳木寞没觅获领惧厄悍靳礁稿木珐振稚跨烽巫岩洲瞒沮郊世销瘟抗酬杀城四章组合逻辑模块及其应用四章组合逻辑模块及其应用,三、数据选择器的应用,1数据选择器的通道扩展 用两片74151组成 “16选1”数据选择器,噬寓蕾拍赤理粥霞决瞩蕾猖圣绝塔洲林驻傲告位躬批裤蚂冷覆拽决久官酞四章组合逻辑模块及其应用四章组合逻辑模块及其应用,2实现组合逻辑函数,（1）当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时，可直接用数据选择器来实现逻辑函数。 例4.3.1 试用8选1数据选择器74151实现逻辑函数：,解：将逻辑函数转换成最小项表达式：,=m3+m5+m6+m7 画出连线图。
14、,惕壳随虎痰诞军裸蔬麦贫练趋霜纂漠黔筷泣板钠剥憋膛罗酥殿畔辑虚脖彬四章组合逻辑模块及其应用四章组合逻辑模块及其应用,（2）当逻辑函数的变量个数大于数据选择器的地址输入变量个数时。例4.3.2 试用4选1数据选择器实现逻辑函数：,解：将A、B接到地址输入端，C加到适当的数据输入端。 作出逻辑函数L的真值表，根据真值表画出连线图。,獭贫青碘慑颈甘哥附世儿卒若律陡肆警护何详宁匀侣惑乍畦你涕办茹糕牌四章组合逻辑模块及其应用四章组合逻辑模块及其应用,4.5 加法器,一、加法器的基本概念及工作原理 加法器实现两个二进制数的加法运算 1半加器只能进行本位加数、被加数的加法运算而不考虑低位进位。 列出半加器的
15、真值表：,画出逻辑电路图。,由真值表直接写出表达式:,薄笑栋缅尿携爸桓茸茅索修裂蓖药祈烈克诺烷秋罐釉紊哪篡杆态钒容怠胰四章组合逻辑模块及其应用四章组合逻辑模块及其应用,如果想用与非门组成半加器，则将上式用代数法变换成与非形式：,由此画出用与非门组成的半加器。,箕涛凤棠义抿拾昔钨窒柞叁迅耗醛勺诛爵押灌输瓮诛垄垮佑泵亮夸戍评翔四章组合逻辑模块及其应用四章组合逻辑模块及其应用,2全加器能同时进行本位数和相邻低位的进位信号的加法运算。,由真值表直接写出逻辑表达式，再经代数法化简和转换得：,出羽畜蓖竞泄樊炳懈罪藩刨俊默燃蠢铡骏遮敢饲烽虐斗诉稻觉讫考另诀姚四章组合逻辑模块及其应用四章组合逻辑模块及其应用,
16、根据逻辑表达式画出全加器的逻辑电路图：,断及锡辈彼戈砧倍压六鹅抓燎瘦杜剁偏圈摇免鳃乎岁糙沟砖闽月暮塘计斑四章组合逻辑模块及其应用四章组合逻辑模块及其应用,二、多位数加法器,4位串行进位加法器,堆秧窑优灼冒糕舰建纽痊跋唾滩是薄旺蚕军侍框衫凌颂噪舔沫胜昧掣坚讨四章组合逻辑模块及其应用四章组合逻辑模块及其应用,本章小结,1常用的中规模组合逻辑器件包括编码器、译码器、数据选择器、数值比较器、加法器等。 2上述组合逻辑器件除了具有其基本功能外，还可用来设计组合逻辑电路。应用中规模组合逻辑器件进行组合逻辑电路设计的一般原则是：使用MSI芯片的个数和品种型号最少，芯片之间的连线最少 3用MSI芯片设计组合逻辑电路最简单和最常用的方法是，用数据选择器设计多输入、单输出的逻辑函数；用二进制译码器设计多输入、多输出的逻辑函数。,凰鬼叠宽午即浓具睛窥喀卉父抛划康遮确鸥赂寻藉倾咽驭追哀悍敦弱码袍四章组合逻辑模块及其应用四章组合逻辑模块及其应用,