《清华大学VLSI 3.ppt》由会员分享，可在线阅读，更多相关《清华大学VLSI 3.ppt（42页珍藏版）》请在三一文库上搜索。
1、2021/2/7,1,第三章 器件设计技术,2021/2/7,2,第一节 引言 集成电路按其制造材料分为两大类：一类是Si（硅），另一类是GaAs（砷化镓）。目前用于ASIC设计的主体是硅材料。但是，在一些高速和超高速ASIC设计中采用了GaAs材料。用GaAs材料制成的集成电路，可以大大提高电路速度，但是由于目前GaAs工艺成品率较低等原因，所以未能大量采用。,2021/2/7,3,2021/2/7,4,1、在双极型工艺下 ECL/CML： Emitter Coupled Logic/Current Mode Logic 射极耦合逻辑/电流型开关逻辑 TTL：Transistor Trans
2、istor Logic 晶体管-晶体管逻辑 ：Integrated Injection Logic 集成注入逻辑,2021/2/7,5,2、在MOS 工艺下 NMOS、PMOS： MNOS：Metal Nitride（氮） Oxide Semiconductor (E)NMOS与(D)NMOS组成的单元 CMOS: Metal Gate CMOS HSCMOS：High Speed CMOS （硅栅CMOS） CMOS/SOS：Silicon on Sapphire （兰宝石上CMOS，提高抗辐射能力） VMOS：Vertical CMOS（垂直结构 CMOS 提高密度及避免Lutch-Up效
3、应）,2021/2/7,6,3、 GaAs集成电路 GaAs这类-族化合物半导体中载流子的迁移率比硅中载流子的迁移率高，通常比掺杂硅要高出6倍。 GaAs是一种化合物材料，很容易将硅离子注入到GaAs中形成MESFET（Metal Semi-conduction Field Effect Transistor）的源区与漏区，且由注入深度决定MESFET的类型。注入深度在5001000 时是增强型，而10002000 时是耗尽型。 从工艺上讲GaAs的大规模集成也比较容易实现。目前GaAs工艺存在的问题是它的工艺一致性差，使其制造成品率远远低于硅集成电路。,2021/2/7,7,第二节 MOS晶
4、体管的工作原理 MOSFET（Metal Oxide Semi-conduction Field Effect Transistor），是构成VLSI的基本元件。 简单介绍MOS晶体管的工作原理。 一、半导体的表面场效应 1、P型半导体,2021/2/7,8,2、表面电荷减少,2021/2/7,9,3、形成耗尽层,2021/2/7,10,4、形成反型层,2021/2/7,11,二、PN结的单向导电性 自建电场和空间电荷,2021/2/7,12,PN结的单向导电性,2021/2/7,13,三、MOS管的工作原理,2021/2/7,14,Vgs0时，Ids由S流向D，Ids随Vds变化基本呈线性关
5、系。 （3）当VdsVgs-Vtn时，沟道上的电压降（Vgs-Vtn）基本保持不变，由于沟道电阻Rc正比于沟道长度L，而Leff=L-L变化不大，Rc基本不变。所以，Ids=(Vgs-Vtn)/Rc不变，即电流Ids基本保持不变，出现饱和现象。 （4）当Vds增大到一定极限时，由于电压过高，晶体管被雪崩击穿，电流急剧增加。,2021/2/7,15,第三节 MOS管的电流电压 一、NMOS管的IV特性 推导NMOS管的电流电压关系式： 设：VgsVtn，且Vgs保持不变， 则：沟道中产生感应电荷，根据电流的定义有： 其中：,2021/2/7,16,V=n*Eds n为电子迁移率（cm/v*sec
6、） Eds=Vds/L 沟道水平方向场强 代入： V=（n*Vds）/L 代入： 有了，关键是求Qc，需要分区讨论：,2021/2/7,17,（1）线性区：Vgs-VtnVds 设：Vds沿沟道区线性分布 则：沟道平均电压等于Vds/2 由电磁场理论可知：Qc=CoCox EgWL 其中： tox 为栅氧厚度 Co为真空介电常数 Cox为二氧化硅的介电常数 W 为栅的宽度 L 为栅的长度,2021/2/7,18,令：Cox=(CoCox)/tox 单位面积栅电容 K= Cox n 工艺因子 n=K(W/L) 导电因子 则：Ids=n(Vgs-Vtn)-Vds/2Vds 线性区的电压-电流方程
7、当工艺一定时，K一定，n与（W/L）有关。电子的平均传输时间L。,2021/2/7,19,（2）饱和区：Vgs-VtnVds Vgs-Vtn不变，Vds增加的电压主要降在L上，由于LL，电子移动速度主要由反型区的漂移运动决定。所以，将以Vgs-Vtn取代线性区电流公式中的Vds得到饱和区的电流电压表达式：,2021/2/7,20,（3）截止区：Vgs-Vtn0 Ids=0,2021/2/7,21,（4）击穿区：电流突然增大，晶体管不能正常工作。,2021/2/7,22,二、PMOS管IV特性 电流-电压表达式： 线性区：Isd=p|Vds|(|Vgs|-|Vtp|-|Vds|/2) 饱和区：I
8、sd=(p/2)(|Vgs|-|Vtp|),2021/2/7,23,第四节 反相器直流特性 NMOS管：Vtn0 增强型 Vtn0 耗尽型 按负载元件：电阻负载、增强负载、耗尽负载和互补负载。 按负载元件和驱动元件之间的关系：有比反相器和无比反相器。,2021/2/7,24,（1）N沟增强：,2021/2/7,25,(b)N沟耗尽：,2021/2/7,26,（C）P沟增强:,2021/2/7,27,（d）P沟耗尽:,2021/2/7,28,一、电阻负载反相器（E/R） Vi为低时：驱动管截止，输出为高电平：Voh=Vdd Vi=Vdd时：输出为低电平： 其中Ron为Me的导通电阻。为了使Vol
9、足够低，要求Ron与Rl应有合适的比例。因次，E/R反相器为有比反相器。,2021/2/7,29,二、增强型负载反相器（E/E） 饱和E/E反相器 Vi为低电平时： Vi为高电平时: 解之得：,2021/2/7,30,令： 则： E/E非饱和负载反相器 Vi为低电平时：Voh=Vdd Vi为高电平时：,2021/2/7,31,因为：VolVdd, Vol2(Vgg-Vtl)-Vdd 所以： 一般情况下，ke=kl 所以：,2021/2/7,32,三、耗尽负载反相器（E/D） 栅漏短接的E/D反相器： 工作情况与E/E非饱和负载反相器特性相同，这里不再介绍了。,2021/2/7,33,栅源短接的
10、E/D反相器 Vi为低电平时： Te截止，Idsl=Idse=0, Voh=Vdd Vi为低电平时： 因为：V0为低，Te非饱和，Tl饱和， 所以：,2021/2/7,34,E/D反相器也是有比反相器,2021/2/7,35,四、CMOS反相器 Vi为低电平时：Tm截止，Tp导通，Voh=Vdd Vi2为高电平时：Tn导通，Tp截止，Vol=0,2021/2/7,36,电流方程如下：设 Vtn=-Vtp,2021/2/7,37,0ViVtn时： n截止 p线性 （Vivtnv0+Vtp） p管无损地将Vdd传送到输出端：V0=Vdd， 如图ab段。 VtnViV0+Vtp时： n饱和 p线性
11、由In=-Ip得： 如图bc段,2021/2/7,38,V0+VtpViV0+Vtn时： n饱和 p饱和 由In=-Ip得： V0与Vi无关，称为CMOS反相器的域电压，如图cd段。 V0+VtnViVdd+Vtp时： n线性 p饱和 由In=-Ip得： 如图de段。,2021/2/7,39,Vdd+VtpViVdd时： n线性 p截止 V0=0 如图ef段。,2021/2/7,40,CMOS反相器有以下优点： （1）传输特性理想，过渡区比较陡 （2）逻辑摆幅大：Voh=Vdd, Vol=0 （3）一般Vth位于电源Vdd的中点，即Vth=Vdd/2，因此噪声容限很大。 （4）只要在状态转换为
12、be段时两管才同时导通，才有电流通过，因此功耗很小。 （5）CMOS反相器是利用p、n管交替通、断来获取输出高、低电压的，而不象单管那样为保证Vol足够低而确定p、n管的尺寸，因此CMOS反相器是Ratio-Less电路。,2021/2/7,41,CMOS反相器的域值电压Vth，为了有良好的噪声容限，应要求Vth=Vdd/2，如果假设：n=p，Vth=|Vtp|，则有：Vth=Vdd/2。所以为了满足n=p，就要求： 为了提高电路的工作速度，一般取Lp=Ln=Lmin 则：Wp/Wn=n/p，即p管要比n管栅宽p/n倍。,2021/2/7,42,各种反相器小结：希望反相器的过渡区越陡越好，CMOS反相器最接近于理想反相器。,