计算机系统结构总复习题(填空选择判断).doc

《计算机系统结构总复习题(填空选择判断).doc》由会员分享，可在线阅读，更多相关《计算机系统结构总复习题(填空选择判断).doc（10页珍藏版）》请在三一文库上搜索。

1、二、填空题1、 按照Flynn分类法,根据指令流和数据流的不同组织方式,计算机系统的结构可以分为SISD(单指令流单数据流)、MISD、 MIMD或单指令流多数据流 和 多指令流多数据流 。2、Amdahl等人在1964年把系统结构定义为：由程序设计者所看到的一个计算机系统的属性，即 概念性结构 和功能特性。3、指令系统是软件设计人员与硬件设计人员之间的一个主要 分界面 ，也是他们之间互相沟通的一座桥梁。在计算机系统的设计过程中， 指令系统 的设计是非常关键的，它必须由软件设计人员和硬件设计人员共同来完成。4、实现程序移植的主要途径有统一高级语言、系列机、 模拟 和 仿真 。5、系列机软件兼容

2、必须做到向 后 兼容，尽可能争取向 上 兼容。6、开发并行性是为了并行处理，并行性又包括有 同时 性和并发性二重含义。7、浮点数尾数基值增大。可使运算中的精度损失 减 小 可表示数的精度变 降低 。8、浮点数阶码位数影响数的可表示 范围 大小，尾数位数影响数的可表示 精度 大小。9、设计指令系统时，在功能方面的基本要求是：指令系统的完整性、 规整性 、高效率和兼容性。10、根据多台外围设备共享通道的不同情况，可将通道分为三种类型： 字节多路通道 、 选择通道 和数组多路通道。11、输入输出设备的异步性、实时性、与 设备无关 性三个特点是现代计算机系统必须具备的共同特性。12、评价存贮器性能的基

3、本要求是大容量、 高速度 和低价格。13、虚拟存贮器主要是为解决主存 容量 满足不了要求发展出来的。14、Cache存贮器是为解决主存 速度 满足不了要求发展出来的。15、虚拟存贮器是增加辅助 软硬 件。使主、辅存形成整体，速度接近于 主 存的。容量是辅存的。16、Cache存贮器是增加辅助 硬 件，使之速度接近于Cache的，容量是_主_存的。17、Cache存贮器对应用程序员是 透明 的。对系统程序员是 透明 的(填“透明”或“不透明”)18、程序在时间上的局部性表现在，最近未来要用的信息可能就是现在正在使用的信息，这是因为程序中有 存在着循环 。19、程序在空间上的局部性主要是因为程序通

4、常是 地存储和执行，数据通常是 地存贮。 20、虚拟存贮器按映象算法不同，存贮管理方式有段式、 页式 和 段页 式3种。21、在虚拟存储器中有三种地址空间，一种是应用程序员用来编写程序的地址空间，称为虚拟地址空间 第二种是 主存储器 的地址空间，第三种是辅存地址空间，也就是磁盘存储器的地址空间。它们对应的三种地址分别是 虚拟地址 、 主存地址 和辅存地址。22、段式虚拟存贮器是用 段 表来进行地址映象和变换的。23、段页式虚拟存储器的内部地址映象表机构有 快 表和 慢 表两部分。24、页面替换是发生于页面失效，同时又发生 页面争用 的时候。25、评价虚拟存贮器所用替换算法的好坏，主要是看主存

5、命中 率的高低，其次看算法是否易于实现，以及所需的辅助软硬件的多少。26、Cache存贮器地址映象大多采用 全相联 映象或 组相联 映象，以利于实现。27、Cache存贮器采用组相联的映象规则是组间 直接 映象，组内各块间 全相联 映象。28、Cache存贮器写操作时，只写入Cache，仅当需要块替换时，才将其写回主存。称这种修改主存块内容的方法为 写回 法。29、在Cache存贮器中，CPU每次写Cache的同时，也写入主存，称这种更新主存块内容的方法为 写直达 法。30、Cache写不命中时，只写入主存储器，并不将该字所在块由主存调入Cache。称此分配法为 不按写 分配法。31、CPU写

6、Cache不命中时，除写入主存外，同时还将含该字的主存块调入Cache。称此分配法为 按写 分配法。32、层次存储系统的设计的目的是使有效存取时间接近于 最内层存储器 的存取时间，使总体的平均每字成本接近于 最外层存储器 的每字成本，容量接近于最大存储器的容量。33、解决重叠和流水中的操作数相关，不外乎是推后法和设置 相关专用通路 法两种基本方法。34、流水有部件、处理机、系统等不同等级，多个处理机之间的流水属 系统 级流水，也称 宏 流水。35、多功能流水线各功能段同时只能按某一种功能联接的称为 静 态流水线。36、多功能流水线各功能段同时可按不同运算或功能联接工作，称此流水线为 动 态流水

7、线。37、流水线消除速度瓶颈的方法有 瓶颈过程再细分 和瓶颈子过程多套并联两种。38、向量处理机的结构主要有 存储器-存储器结构 和 寄存器-寄存器结构 两种。39、先行控制（Look-ahead）技术的关键是缓冲技术和预处理技术，以及这两者的相结合。通过对指令流和数据流的预处理和缓冲，能够尽量使 指令分析 和 指令执行部件 独立地工作，并始终处于忙碌状态。三、判断题1、系统是否设浮点运算指令，对计算机系统结构是透明的。( )2、软硬功能分配时，提高软件功能的比例会提高系统灵活性，也会提高解题速度。（ ）3、经常用的基本单元功能，宜于用软件实现，以降低实现费用。( )4、系列机应用软件应做到向

8、前兼容，力争向下兼容。( )5、系列机不再是方向，因为它约束了计算机系统结构的发展。( )6、系列机低档低价格，但性能太低;高档机高性能，但价格太高。因此，为获得高性能价格比，应尽可能购置性能价格比高的中档机。( )7、二进制数表示数据信息较之二一十进制数表示，其存贮空间利用率低，运算速度要快。( X )8、浮点数尾数下溢处理采用舍入法还是恒置1法，对计算机系统结构是不透明的。（ X ）9、对概率不等的事件用Huffman编码，其具体编码不唯一，但平均码长肯定是唯一的，且是最短的。( )10、多数I/O系统的结构应面向操作系统设计，考虑如何在操作系统与I/O系统之间进行合理的软、硬件功能分配。

9、( )11、低速打印机，在总线上传送数据时，其数据宽度宜用可变长块。( X )12、磁盘设备在数据传送时，数据宽度宜采用单字或单宇节。( X )13、对标量数据来说，并行主存系统的实际频宽采用多体单字方式的要比采用单体单字方式组成的高。( )14、在存贮体系中，地址的映象与地址的变换没有区别。( X )15、虚拟存贮器内部地址映象方式的选择，依据于是否有高的主存命中率，而不是高的实页冲突概率。( X )16、页面失效请求可以在每条指令执行到末尾时检测，以便在此时看是否调页。( X )17、Cache组相联映象的块冲突概率比直接映象的高。( X )18、采用LRU替换的Cache存贮器，分配给程

10、序的Cache容量一定时，块的大小增大，Cache的命中率将先上升，到一定时候又会逐渐降低。( X )19、Cache存贮器等效访问速度达不到接近于第一级Cache的，可以增加Cache容量来解决。( )20、指令的重叠解释，既可加快程序的解释，又能加快指令的解释。( X )21、要使线性流水线的实际吞吐率接近于理想的最大吞吐率，应将子过程数分得越多越好。( X )22、只要将子过程进一步细分，就可以使流水线吞吐率进一步提高。( X )23、流水机器处理中断应着眼于解决断点现场如何保存和恢复，并不在于如何缩短断流的时间，去追求流水的高吞吐率和高效率。( X ) 不敢确定的四、问答题1、实现软件

11、移植的途径有哪些?各受什么限制?答：软件移植的途径主要有：统一高级语言，系列机，模拟与仿真。统一高级语言，由于只能实现高级语言软件的移植，而目前高级语言种类繁多，无法完全统一成一种，只能相对统一成少数几种。系列机，由于系列内各档机器的结构变化不能太大，到一定时候会阻碍系列发展，只能实现在结构相同或相近的机器间的汇编语言应用软件的移植。模拟与仿真，模拟是用宿主机的机器指令解释，机器语言差别大时，速度慢；仿真是用宿主机的微程序解释，当机器差异大时，仿真困难，仿真的效率和灵活性差。2、计算机系统的Flynn(弗林)分类法是按什么来分类的?共分哪几类?解释其含义。答：弗林分类法是按指令流、数据流及其多

12、倍性分类的。共分四类。SISD-指令部件只对一条指令处理，只控制一个操作部件操作。如一般的串行单处理机。SIMD-由单一指令部件同时控制多个重复设置的处理单元，执行同一指令下不同数据的操作。如阵列处理机。MISD-多个指令部件对同一数据的各个处理阶段进行操作。这种机器很少见。MIMD-多个独立或相对独立的处理机分别执行各自的程序、作业或进程。例如多处理机。 3、计算机系统结构的定义是什么？它与计算机组成、计算机实现有什么区别和联系？4计算机设计人员需要完成哪些设计任务？5什么是RISC？什么是CISC？RISC的主要特点是什么？6什么是地址映象和地址变换，它们之间有什么关系？7Cache存储系

13、统有几种替换算法，有什么区别？8流水线中的“瓶颈”是如何产生的？有什么办法可以解决流水线“瓶颈”问题？9、在页式虚拟存贮器中，什么叫页面失效?什么叫页面争用?什么时候两者同时发生?什么时候两者不同时发生?答：要访间的虚页不在实际主存申时，就会发生页面失效。当页面调入主存，主存中的页面位置全部已被其它虚页占用时，就会发生页面争用。当分配给程序的内存已被全部占用之后，只要发生页面失效，就一定会发生页面争用。反之，发生页面失效，并不会发生页面争用。10、计算机系统“由中间开始”设计，其“中间”指的是什么地方？这样设计的好处是什么？答：中间是指多级层次结构中的软、硬件交界面，目前是处于传统机器级与操作

14、系统机器级之间。这样设计，能合理地进行软、硬件的功能分配，优化软、硬件设计，可为软件和应用提供更多更好的硬件支持，可使软、硬件同时设计，缩短系统的设计周期。 五、计算题1、用一台40MHZ处理机执行标准测试程序，它含的混合指令数和相应所需的时钟周期数如下： 指令类型指令数时钟周期数整数运算450001数据传送320002浮点150002控制传送80002求有效CPI、MIPS速率和程序的执行时间。 2、某台计算机只有Load/Store 指令能对存储器进行读/写操作，其它指令只对寄存器进行操作。根据程序跟踪实验结果，已知每种指令所占的比例及CPI数如下：(1) 求上述情况下的平均CPI。(2)

15、 假设程序由M条指令组成。算逻运算中25%的指令的两个操作数中的一个已在寄存器中，另一个必须在算逻指令执行前用Load指令从存储器取到寄存器。因此有人建议增加另一种算逻指令，其特点是一个操作数取自寄存器，另一个操作数取自存储器，即寄存器?存储器类型，假设这种指令的CPI等于2。同时，转移指令的CPI变为3。求新指令系统的平均CPI。3、某机器有10条指令，使用频度分别为： 0.01，0.15，0.12，0.07，0.08，0.13，0.15，0.03，0.17，0.09。 (1)计算用等长操作码编码的平均码长；4 (2)构造Huffman树； (3)写出Huffman的一种编码，并计算其平均码

16、长； (4)只有二种码长，求平均码长最短的扩展操作码编码及其平均码长。4、有一条流水线如下所示。(1) 求连续输入10条指令，该流水线的实际吞吐率和效率； (2) 该流水线的瓶颈在哪一段？请采取三种不同的措施消除此“瓶颈”。对于你所给出的新流水线，计算连续输入10条指令时，其实际吞吐率和效率。 5、试根据以下指令，阐述先行控制技术的工作过程： n LOAD R1，A1 n+1 ADD R1，R2 n+2 JMP L 1：取指令n至先行指令缓冲栈 2 取指令n+1至先行指令缓冲栈 指令分析器分析指令n，计算出A1主存有效地址送入先行读数栈中的先行地址缓冲寄存器，置标志位为0，由先行读数栈负责到主存储器中读操作数；同时用先行读数栈的寄存器编号替换原来指令中的主存地址码字段，形成RR型指令送入先行操作栈。先行读数栈向主存储器申请读操作数，将操作数写入先行读数栈的先行操作数寄存器，置标志位为1。 3 取指令n+2至先行指令缓冲栈 指令分析器分析指令n+1，指令为RR型，直接送入先行操作栈。 运算器执行指令n，将寄存器编号对应先行读数栈中的先行操作数写入寄存器R1。 4 指令分析器分析指令n+2，将转移地址L送入先行程序计数器PC1和现行程序计数器PC中，指令缓存栈按照PC1重新向存储控制器申请取指令。 运算器执行n+1指令，将结果送入R1