MOS晶体管击穿特性研究Word版.doc

上传人:rrsccc 文档编号:9417433 上传时间:2021-02-24 格式:DOC 页数:8 大小:233KB
返回 下载 相关 举报
MOS晶体管击穿特性研究Word版.doc_第1页
第1页 / 共8页
MOS晶体管击穿特性研究Word版.doc_第2页
第2页 / 共8页
MOS晶体管击穿特性研究Word版.doc_第3页
第3页 / 共8页
MOS晶体管击穿特性研究Word版.doc_第4页
第4页 / 共8页
MOS晶体管击穿特性研究Word版.doc_第5页
第5页 / 共8页
点击查看更多>>
资源描述

《MOS晶体管击穿特性研究Word版.doc》由会员分享,可在线阅读,更多相关《MOS晶体管击穿特性研究Word版.doc(8页珍藏版)》请在三一文库上搜索。

1、传播优秀Word版文档 ,希望对您有帮助,可双击去除!微电子器件课程设计MOS晶体管击穿特性研究班级:微电子0901学号:*姓名:*指导老师:*日期:2012.5.20一、目的传播优秀Word版文档 ,希望对您有帮助,可双击去除!研究MOSFET漏源极击穿特性,主要包括:1.验证掺杂浓度对MOSFET漏源极雪崩击穿的影响2.验证栅氧化层厚度对MOSFET漏源极雪崩击穿的影响3.介绍源漏穿通穿通二、工作原理当VDS增大到漏源击穿电压BVDS的值时,反向偏置的漏PN结会因雪崩倍增效应而发生击穿,或在漏区与源区之间发生穿通。这时ID将迅速上升,如图所示。通过改变衬底掺杂浓度和栅氧化层厚度,可改变穿电

2、压BVDS的值得到不同的输出特性曲线三、仿真过程首先构建NMOS结构源代码如下:go athena# 网格定义(创建非均匀网格)# Non-Uniform Grid(0.6um x 0.8um)line x loc=0.00 spac=0.10line x loc=0.20 spac=0.01line x loc=0.60 spac=0.01#line y loc=0.00 spac=0.008line y loc=0.2 spac=0.01line y loc=0.5 spac=0.05line y loc=0.8 spac=0.15#初始衬底参数:浓度、晶向等 (浓度1.0e14/cm2

3、晶向100方向)# Initial Silicon Structure with Orientationinit silicon c.boron=1.0e16 orientation=100 two.d# 栅极氧化及优化(使氧化层厚度约为100A)# Gate Oxidationdiffus time=11 temp=925.727 dryo2 press=0.982979 hcl.pc=3# 提取栅极厚度#extract name=Gateoxide thickness material=SiO2 mat.occno=1 x.val=0.3传播优秀Word版文档 ,希望对您有帮助,可双击去除

4、!# 阈值电压调整注入(注入9.5e11/cm2的)# Threshold Voltage Adjust implantimplant boron dose=9.5e11 energy=10 crystal# 多晶硅淀积# Conformal Polysilicon Depositiondeposit polysilicon thick=0.20 divisions=10# 多晶硅刻蚀# Poly Definitionetch polysilicon left p1.x=0.35# 多晶硅氧化# Polysilicon Oxidationmethod fermi compressdiffus

5、time=3 temp=900 weto2 press=1.00# 多晶硅参杂# Polysilicon Dopingimplant phosphor dose=3e13 energy=20 crystal# 隔离氧化层淀积# Spacer Oxide depositiondeposit oxide thick=0.12 divisions=10# 侧墙氧化隔离层的形成etch oxide dry thick=0.12# Source/Drain Implant# 源漏注入implant arsenic dose=5e15 energy=50 crystal# 源漏退火method fermi

6、diffus time=1 temp=900 nitro press=1.00# 刻蚀通孔# Open Contact Windowetch oxide left p1.x=0.2# 铝淀积# Aluminum Depositiondeposit aluminum thick=0.03 divisions=2# 刻蚀铝电极# Etch Aluminumetch aluminum right p1.x=0.18#计算结深extract name=nxj xj material=Silicon mat.occno=1 x.val=0.2 junc.occno=1#获得N+源漏极方块电阻extrac

7、t name=n+ sheet res sheet.res material=Silicon mat.occno=1 x.val=0.05 region.occno=1#测量LDD方块电阻extract name=ldd sheet res sheet.res material=Silicon mat.occno=1 x.val=0.3 region.occno=1#测量长沟倒阈值电压extract name=1dvt 1dvt ntype qss=1e10 x.val=0.5传播优秀Word版文档 ,希望对您有帮助,可双击去除!#结构镜像struct mirror right#定义电极ele

8、ctrode name=source x=0.1#electrode name=drain x=1.1#electrode name=gate x=0.6#electrode name=backside backside#struct outfile=nmos1.str生成结构后,进行仿真源代码如下:go atlas#调用结构文件mesh infile=nmos.str# #指定接触面特性contact name=gate n.polysilicon interf qf=3E10# Set modelsmodels print cvt consrh #用于击穿分析的雪崩碰撞电离模型 impac

9、t selbmethod newton trap climit=1e-4 #注# open log filelog outf=mos1.log solve vdrain=0.025solve vdrain=0.05solve vdrain=0.1solve vdrain=0.5solve vstep=0.25 vfinal=12 name=drain compl=1e-7 cname=drain #注#save outf=mos1_1.str# extract name=NVbd x.val from curve(abs(v.drain),abs(i.drain) where y.val=1e

10、-9tonyplot mos1.log -set mos1_log.settonyplot mos1_1.str -set mos1_1.setquit四、结果与讨论传播优秀Word版文档 ,希望对您有帮助,可双击去除!首先,对衬底掺杂浓度对击穿电压的影响进行了研究,将init silicon c.boron=1.0e16 orientation=100 two.d 语句中的浓度参数进行了调整分别使c.boron=1.0e15 和c.boron=1.0e17经过仿真可得到一组图像: c.boron=1.0e15 c.boron=1.0e16 c.boron=1.0e171e151e16传播优秀

11、Word版文档 ,希望对您有帮助,可双击去除!1e17而后研究了栅氧厚度对击穿电压的影响,栅氧厚度可通过Optimizer选项修改,通过优化过程,将扩散过程语句diffus time=11 temp=925.727 dryo2 press=0.982979 hcl.pc=3分别改为diffus time=11 temp=985.969 dryo2 press=1.12818 hcl.pc=3 和diffus time=11 temp=865.817 dryo2 press=0.944327 hcl.pc=3 得到了氧化层厚度200和50,并得到击穿特性如图: 100 200 50 50 传播优

12、秀Word版文档 ,希望对您有帮助,可双击去除!200 100五、总结此次验证的是MOSFET漏源极击穿特性,当源极与衬底相连时,漏源电压VDS对漏PN结是反向电压。当VDS增加到一定程度时漏PN结就会发生雪崩击穿。雪崩击穿电压的大小由衬底掺杂浓度和结深决定。当衬底的电阻率大于1cm时,BVDS就不再与衬底材料的掺杂浓度有关,而主要右栅极电压的特性、大小和栅氧化层的厚度决定。源漏穿通如果MOSFET的沟道长度较短而衬底电阻率较高,则当VDS增加某一数值时,虽然漏区与衬底间尚未发生雪崩击穿,但漏PN结的耗尽区却已经扩展到与源区相连接了,这种现象称为漏源穿通。发生漏源穿通后,如果VDS继续增加,源

13、PN结上会出现正偏,使电子从源区注入沟道。这些电子将被耗尽层区内的强电场扫入漏区,从而产生较大的漏极电流。使漏源两区发生穿通的漏源电压称为穿通电压,记为VpT。沟道长度越短,衬底电阻率越高,穿通电压就越低。源漏击穿电压是由漏PN结雪崩击穿电压和穿通电压两者中的较小者决定的。源漏穿通限制了MOSFET的沟道长度不能太短,否则会使BVDS降得太低。因此在设计MOSFET时必须对漏源穿通现象予以足够的重视。注 :由于预击穿漏电流非常低,有必要收紧对当前的收敛公差。参数设置方法climit = 1E-4网格注 :设置漏一个遵守5.0e-7A/um限制(此处使用1e-7,有的使用了1e-10,根据需要设置)。一旦崩溃点到达,遵守限制击穿模拟停止模拟。这是一个计算时间的问题。通常是不值得的CPU花费时间。因为自己在仿真时使用软件要计算很久,参考资料获得限制方法。

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 社会民生


经营许可证编号:宁ICP备18001539号-1