《《集成逻辑门电路》PPT课件.ppt》由会员分享，可在线阅读，更多相关《《集成逻辑门电路》PPT课件.ppt（39页珍藏版）》请在三一文库上搜索。
1、1,逻辑门电路,基本门电路 CMOS门电路 TTL门电路 TTL与CMOS的接口,2,集成逻辑门电路，是把门电路的所有元器件及连接导线制作在同一块半导体基片上构成的。,双极型集成逻辑门,MOS集成逻辑门,按器件类型分,按集成度分,SSI（100以下个等效门）,MSI（103个等效门）,LSI （104个等效门）,VLSI（104个以上等效门）,基本逻辑门的基本结构、工作原理以及外部特性,3,2.1 基本逻辑门电路,1.导通条件： VD 0.7V,2.导通时的特点： 1) VD 0.7V （箝位作用） 2)正向电阻 rD 很小，相当于 一个闭合的开关。,4,1.截止条件： VD 0.7V,2.截
2、止时的特点： ID 0，反向电阻 很大，相当于一个 断开的开关。,5,高电平对应 0 还是 1？,无特殊说明，一律采用正逻辑体制。,一定的电压范围,6,A,B,F,VL VL,VL,VL,VH,VL,VL VH,VH VL,VH VH,电平关系,正逻辑,负逻辑,正与 = 负或,正或 = 负与,正与非 = 负或非,正或非 = 负与非, 在一种逻辑符号的所有入、出端同时加上或者去掉小圈，当一根线上有两个小圈，则无需画圈, 原来的符号互换（与或、同或异或）,（与门）,（或门）,7,一、二极管门电路,二极管与门 实现与逻辑功能的电路，称为与门。,VA=VB=3V。由于R接 到电源Vcc上，故DA、DB
3、均导通，VF= 3+0.7V=3.7V3V,设：0V0.7V逻辑“1” 3V3.7V逻辑“0” 二极管的导通电压为0.7V。,3V,3V,3V,8,VA=3V，VB=0V，由于DB先导通，VF=0.7V，因而DA截止，通常将DB导通，使VF=0+0.7V=0.7V0V 称为箝位。,VA=0V，VB=3V，由于DA导通，VF=0+0.7V=0.7V0V，DB截止。,VA=VB=0V，VF=0.7V，此时DA、DB均导通。 VF=0+0.7V=0.7V0V,3V,0V,0V,9,0V,3V,工作原理, A、B中有一个或一个以上为低电平0V, 只有A、B全为高电平3V，,0V,3V,3V,3V,A,
4、B,F,3V,则输出F就为低电平0V,则输出F才为高电平3V,10,A,B,C,D3,F,R,VCC（5V）,D2,D1,11,或门 实现逻辑或功能的电路，称为或门。,VA=VB=3V，由于R接到电源VEE上，故DA、DB均导通。VF因此为VA-VD=2.3V 3V 。,VA=0V，VB=3V，此时DB导通，将VF钳位在2.3V，DA加反向电压截止。因此 VF=VB-VD=2.3V3V 。,R=3K,VEE,A,B,F,D1,D2,3V,3V,3V,0V,3V,3V,12,VA=3V，VB=0V，此时DA导通，DB截止，VF=VA-VD=2.3V 3V 。,VA=VB=0V，DA、DB均导通，
5、VF=0-VD=-0.7V 0V 。,R=3K,VEE,A,B,F,D1,D2,3V,0V,3V,0V,0V,0V,A,B,F,3V,13,14,3、非门(反相器) 实现逻辑非门功能的电路，称作非门,数字电路中，二极管，三极管均工作在开关状态。三极管工作在饱和态和截止态。,15,双极型三极管的结构,NPN Si管,电流：IE =IB +IC 工作状态：,导通与截止的判别,16,17,与非门,18,单极型MOS(Metal Oxide Semiconductor)集成电路分PMOS、NMOS和CMOS三种。 由NMOS和PMOS构成的互补型CMOS电路以其性能好、功耗低等显著特点，得到愈来愈广泛
6、的应用。 主要介绍CMOS门电路。,2.2 CMOS逻辑门电路,19,金属氧化物绝缘栅增强型场效应（MOS）管不同于BJT，MOS管有极高的输入电阻，栅极是一种电压控制开关器件。MOS管和晶体管一样可以当开关用。,N沟道增强型MOS管,P沟道增强型MOS管,一. MOS管,20,晶体管流控元件 MOS管压控元件，栅极绝缘,栅极未加电源：漏、源之间呈现高阻抗 Roff109,导通后，漏、源之间电阻很小，Ron 几百欧姆,21,二.CMOS反相器,22,为使管子正常工作，要求电源电压：,PMOS,NMOS,工作原理,23,工作原理：,（1）输入为低电平VIL = 0V时,VGS1VTP,TP管截止
7、；,|VGS2| VTN,电路中电流近似为零（忽略TP的截止漏电流）,VDD主要降落在TP上，输出为高电平VOHVDD,TN导通,（2）输入为高电平VIH = VDD时，TP通TN止，VDD主要降在TN上，输出为低电平VOL0V。,实现逻辑“非”功能,G,S,S,G,D,24,三、CMOS与非门,缺点： 若输入端的个数增多，则当输入全为“1”时，RO=Ron1+Ron2+ +Roni 破坏逻辑低电平 VOL,一般，CMOS与非门输入端的个数不超过4个。,25,四、CMOS或非门,26,1）传输门,它是利用结构上完全对称的NMOS管和PMOS管，按闭环互补形式连接而成的一种双向传输开关。,传输门
8、的导通电阻很低，约几百欧姆，相当于开关接通，其截止电阻很高，可大于109欧姆，相当于开关断开。接近于理想开关。,因为MOS管的漏极和源极在结构上完全对称，可以互换，所以传输门的输入端和输出端也可以互换。,T1(N),T2(P),27,工作原理： 设：控制信号高电平为V=10V，即C=1 控制信号低电平为V=0V， 即C=0 VTP= 3V， VTN= +3V Vi 在 0V 10V 之间取值。,TN和TP同时截止，故传输门截止，则输入和输出之间呈现高阻态，相当于开关断开；,T2(P),T1(N),28,TN off,TP off,此时，TG门呈阻断状态，Vi传送不到Vo。,29,30,当Vi
9、在 0V 10V 之间取值时，至少有一个管子导通， 所以，TG门呈低阻状态，相当于开关接通。,Vi,Vo,31,2）双向模拟开关,工作原理：C=1 时 Vi =Vo C=0 时 Vi信号不能传送,1,32,A,Y,三态门,33,34,例.分析图示电路中A、B、Y的关系。,Y,A,B,Y = A B,1,1,五.多余输入端的处理办法 CMOS电路的输入端不允许悬空。 因为一旦悬空，则： 1.输入电位不定。 此时的输入电位由保护二极管的反向电阻比值来决 定，从而破坏了电路的正常逻辑。,2.输入阻抗高。 此时易接收外界噪声干扰，使电路产生误动作。,3.易使栅极感应静电。 栅极感应静电后，易造成栅极击
10、穿。,36,多余输入端是指输入端个数多出实现逻辑函数所需个数的那些输入端。对多余输入端的处理，必须以不影响逻辑功能又能保证电路稳定可靠工作为原则。一般多余端不允许悬空。 对于与、与非、与或非中的与，根据A与1为A，A与A为A，可以将多余输入端通过电阻接电源，或与有用输入端并接。 对于或、或非、与或非中的或，根据A或0为A，A或A为A，可以将多余输入端接地，或与有用输入端并接。,37,随电子技术发展，目前广泛应用的CC4000系列是CMOS门电路及逻辑器件。 CMOS集成电路与TTL集成电路相比较，除了具有静态功耗低（100mW）、电源电压范围宽（318V）、输入阻抗高（100M）、抗干扰能力强
11、、温度稳定性好等优点外，还具有制作工艺简单、实现某些功能的电路结构简单，适宜于大规模集成的特点。 CMOS器件的不足之处在于其工作速度比TTL器件低，且随工作频率升高，其功耗显著增大。但74HCT系列的CMOS集成电路平均传输延迟时间已接近相同功能的TTL电路，而且具有与TTL兼容的逻辑电平，相同功能型号的74HCT和74LS器件有相同的管脚分布，因而可以互换。,38,CMOS电路的特点,1、功耗小：CMOS门工作时，总是一管导通另一管截止，因而几乎不由电源吸取电流其功耗极小,2、CMOS集成电路功耗低内部发热量小，集成度可大大提高,3、抗幅射能力强，MOS管是多数载流子工作，射线辐 射对多数载流子浓度影响不大,4、电压范围宽：CMOS门电路输出高电平VOH VDD，低电平VOL 0V。,5、输出驱动电流比较大：扇出能力较大，一般可以大于50,6、在使用和存放时应注意静电屏蔽，焊接时电烙铁应接地良好,39,使用CMOS门时，要注意输入电路的静电防护，输入保护电路的过流保护，CMOS锁定效应的防护。,