1、第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用 3.1 组合逻辑电路的分析组合逻辑电路的分析 3.2 组合逻辑电路的设计组合逻辑电路的设计 3.3 组合逻辑电路的应用组合逻辑电路的应用 3.4 组合逻辑电路中的竞争和冒险组合逻辑电路中的竞争和冒险 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用逻辑电路按照逻辑功能的不同可分为两大类：一类是组合逻辑电路（简称组合电路）；另一类是时序逻辑电路（简称时序电路）。所谓组合逻辑电路，是指电路在任一时刻的输出状态只与同一时刻各输入状态的组合有关，而与前一时刻的输出状态无
2、关。组合电路的示意图如图31所示。第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用图31 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用组合逻辑电路有n个输入端，m个输出端，可用下列逻辑函数来描述输出和输入的关系：组合逻辑电路的特点：(1)输出、输入之间没有反馈延迟通路。(2)电路中不含记忆元件。第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用3.1组合逻辑电路的分析组合逻辑电路的分析 所谓组合逻辑电路的分析，就是找出给定逻辑电路输出和输入之间的逻辑关系，并指出电路的逻辑功能。分析过程一般按下列步骤进行：(1)根据给定的逻辑电路，从输入端开始，逐级推导出输
3、出端的逻辑函数表达式。(2)根据输出函数表达式列出真值表。(3)根据真值表用文字概括出电路的逻辑功能。第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用例例311已知逻辑电路如图311所示，分析其功能。解解第一步：写出逻辑表达式。由前级到后级写出各个门的输出函数。第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用图311 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用第三步：逻辑功能描述。真值表已经全面地反映了该电路的逻辑功能，下面用文字描述其功能。这一步对初学者有一定的困难，但通过多练习、多接触逻辑
4、学问题，也不难掌握。由真值表可以看出来，当输入变量A、B、C中有两个或三个为1时，输出Y为1，否则输出Y为0。所以，这个电路实际上是一种三人表决用的组合电路：只要有2票或3票同意，表决就通过。第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用例例312已知逻辑电路如图312所示，分析其功能。图31-2 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用解解第一步：写出逻辑表达式。由前级到后级写出各个门的输出函数。第二步：列出真值表。如表3-1-2所示。第三步：逻辑功能描述。第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用表表3-1-2第三章第三章组合逻辑电路的分
5、析及应用组合逻辑电路的分析及应用第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用3.2组合逻辑电路的设计组合逻辑电路的设计组合逻辑电路设计又称为逻辑电路综合。其任务是：根据实际中所提出的逻辑功能，选择合适的逻辑门电路，设计出实现该逻辑功能的电路。一般按如下步骤进行：将文字描述的逻辑命题变换为真值表。首先要分析逻辑命题，确定输入、输出变量；然后用0、1两种状态分别对输入、输出变量进行逻辑赋值，即确定0、1的具体含义；最后根据输出与输入之间逻辑命题的关系列出真值表。写出逻辑表达式。将真值表中输出为1所对应的各个最小项进行逻辑或得到逻辑表达式。进行函数化简。化简形式应依据所选择的门电路而
6、定。根据化简结果和选定的门电路，画出逻辑电路。第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用例321设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使人在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。试用与非门实现逻辑电路。解第一步：列出真值表。设楼上开关为A，楼下开关为B，灯泡为Y。并设A、B闭合时为1，断开时为0；灯亮时Y为1，灯灭时Y为0。根据逻辑要求列出真值表321。第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用第二步：写出逻辑表达式。第三步：函数化简。表达式已为最简表达式，因题
7、目要求使用与非门实现该电路所以将其转化为与非表达式。第四步：画出逻辑电路。电路图如图3-2-1 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用图3-2-1第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用例322有三个班学生上自习，大教室能容纳两个班学生，小教室能容纳一个班学生。设计两个教室是否开灯的逻辑控制电路，要求如下：(1)一个班学生上自习，开小教室的灯。(2)两个班上自习，开大教室的灯。(3)三个班上自习，两教室均开灯。解解第一步：列出真值表。根据电路要求，设输入变量、分别表示三个班学生是否上自习,1表示上自习,表示不上自习；输出变量、分别表示大教室、小教室的灯
8、是否亮,表示亮,表示灭。根据逻辑要求列出真值表322。第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用表表322 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用第二步：写出逻辑表达式。第三步：函数化简。利用卡诺图化简将表达式化为最简表达式，如图3-2-2所示可得：第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用第四步：画出逻辑电路。电路图如图323(a)所示。若要求用与非门，则实现该设计电路的设计步骤如下：首先,将化简后的与或逻辑表达式转换为与非形式，即 然后再画出如图323(b)所示的用与非门实现的组合逻辑电路。第三章第三章组合逻辑电路的分析及应用组合逻
9、辑电路的分析及应用图323 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用3.3组合逻辑电路的应用组合逻辑电路的应用3.3.1半加器和全加器半加器和全加器数字系统的基本任务之一是进行算术运算，而在数字系统中，加、减、乘、除均是利用加法来进行的，所以加法器便成为数字系统中最基本的运算单元。由于在数字设备中都是采用二进制数，而二进制运算可以用逻辑运算来表示，因此，可以用逻辑设计的方法来完成运算电路的设计。第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用1半加器半加器不考虑低位来的进位的加法，称为半加。半加器是只考虑两个加数本身，而不考虑来自低位进位的逻辑电路。半加器有两个
10、输入端，分别为加数A和被加数B；输出也有两个，分别为和数S和进位C。其方框图如图331所示，真值表如表331所示。第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用图33-1 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用表331 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用从真值表可得到函数表达式：半加器的逻辑电路如图332所示，它是由异或门和与门组成的。第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用图332(a)逻辑图；(b)逻辑符号 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用2全加器全加器全加器是完成两个二进制数Ai
11、和Bi及相邻低位的进位Ci-1相加的逻辑电路。它有三个输入端和两个输出端，其方框图如图3-3-3所示，其中Ai 和Bi分别是被加数和加数，Ci-1为相邻低位的进位，Si为本位的和，Ci为本位的进位。全加器的真值表如表3-3-2所示。第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用由真值表写出逻辑表达式：第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用表表3-3-2 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用图334(a)逻辑图；(b)曾用符号；(c)国标符号 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用第三章第三章组合逻辑电路的分析及应
12、用组合逻辑电路的分析及应用图33-5 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用3多位二进制加法多位二进制加法要实现两个n位二进制数相加，可使用n位全加器，其进位的方式有串行进位和超前进位两种。图336所示为由4个全加器构成的4位串行进位的加法器，其每一位的进位输出送给下一位的进位输入端（图中CI为进位输入端，CO为进位输出端）；高位的加法运算必须等到低位的加法运算完成之后才能正确进位。这种逻辑电路比较简单，但运算速度较慢，主要在一些中、低速数字设备中使用。为了克服串行进位加法器运算速度比较慢的缺点，设计出了一种速度更快的超前进位加法器。第三章第三章组合逻辑电路的分析及应用组
13、合逻辑电路的分析及应用图336 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用超前进位加法器的设计思想是设法将低位进位输入信号Ci-1经判断直接送到输出端,以缩短中间传输路径，提高工作速度。如可令 这样，只要Ai=Bi=1或Ai和Bi有一个为1，Ci-1=1，则直接令Ci=1。常用的超前进位加法器芯片有74LS283，它是一个4位二进制的加法器，其逻辑符号和外引脚图如图337所示。第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用图337(a)逻辑符号；(b)外引脚图 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用4加法器的应用加法器的应用例例331试用全
14、加器完成二进制的乘法功能。解解以两个二进制数相乘为例,则乘法算式如下：第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用例例332试采用四位全加器完成8421BCD码到余3码的转换。解解由于8421BCD码加0011即为余3码，因此其转换电路就是一个加法电路，如图339所示。图339 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用图33 8第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用3.3.2数值比较器数值比较器在一些数字系统中经常需要比较两个数的大小，能对两个二进制数的大小进行比较，并判定其大小关系的逻辑电路称为数值比较器，简称比较器。1一位数值比较器
15、一位数值比较器将两个一位数A和B进行大小比较，一般有三种可能：AB、AB、AB”端与“AB、FAB和FA=B分别去接高位芯片级联输入端的AB、AB和AB，如图3312所示。这样，当高四位都相等时，就可由低四位来决定两数的大小，即当A7A6A5A4B7B6B5B4时，左边（高位）芯片的输出由右边（低位）芯片的输出决定。第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用图33-12 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用2)并联方式扩展当比较的位数较多，且速度要求较快时，可采用并联方式扩展。例如，使用五片四位比较器扩展为十六位比较器，可按图3313连接。图中将待比较
16、的十六位二进制数分成四组，各组的四位比较是并行进行的，再将每组的比较结果输入到第五片四位比较器中进行比较，最后得出比较结果。这种方式从数据输入到输出只需要2倍的四位比较器的延迟时间，而如果采用串联方式，则需要4倍的四位比较器的延迟时间。第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用图3313 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用3.3.3编码器和译码器编码器和译码器1编码器编码器1）二进制编码器用n位二进制代码对N=2n个一般信号进行编码的电路，称为二进制编码器。编码就是对2n种状态进行人为的数值指定，给每一种状态指定一个具体的数值。例如三位二进制数就有八
17、种状态，可以指定它们来表示0到7的数，也可以指定它们表示八种特定的含义。所以，由于指定是任意的，故编码方案也是多种多样的。第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用例例333把0，1，2，7这八个数编成二进制代码，其框图如图3314所示。解解这是一个三位二进制编码。第一步第一步：确定编码矩阵和编码表，分别如图3315和表335所示。第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用图3314 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用图33 15 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用第二步：由编码表列出二进制代码每一位的逻辑
18、表达式。A4+5+6+7B2+3+6+7C1+3+5+7第三步：依据表达式画出用或门组成的编码电路，如图3316所示。S处于不同的位置表示不同的自然数，对应ABC的输出就表示对应该自然数的二进制编码。如S在位置5，则5接高电位，其它均接地，所以ABC101。第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用图33-16 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用2）二十进制编码器将十进制数0、1、2、3、4、5、6、7、8、9等10个信号编成二进制代码的电路叫做二十进制编码器。它的输入是代表09这10个数符的状态信号，有效信号为1(即某信号为1时，则表示要对它进行编
19、码)，输出是相应的BCD码，因此也称10线4线编码器。它和二进制编码器的特点一样，任何时刻只允许输入一个有效信号。第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用例例334将十进制数0,1,2,9编为8421BCD码。解解第一步：确定编码矩阵和编码表。10个数要求用四位二进制数表示，而四位二进制数有16种状态。从16种状态中选取10个状态的方案很多。我们以8421BCD码为例，其编码矩阵和编码表分别如图3317和表336所示。第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用图33-17 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用表表3-3-6 第三章第
20、三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用第二步：由编码表列出各输出函数的逻辑表达式。第三步：依据表达式画出用与非门组成的编码电路，如图3318所示。第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用图3318 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用3）优先编码器）优先编码器优先编码器常用于优先中断系统和键盘编码。与普通编码器不同，优先编码器允许多个输入信号同时有效，但它只按其中优先级别最高的有效输入信号编码，对级别较低的输入信号不予理睬。常用的优先编码器有83优先编码器74LS148等。图3319是83优先编码器74LS148的逻辑符号。其功能表如表
21、3-3-7所示。第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用图3319 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用表表3-3-7 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用从功能表可以看出，当使能输入端E1=1时，电路禁止编码，无论07中有无有效信号，输出C、B、A均为1，并且CS=E=1。当=0时，电路允许编码，输出端才出现信号，输出函数的逻辑值才决定于输入变量的值。E为使能输出端，E0=0且=0时表示数值输入端07都无信号，其它输出端都没有输出。=1且1=0表示有二进制码的输出。设置它的目的在于扩大该电路功能，可方便地扩展为164优先编码
22、器。由表337可以看出，在E=0的前提下，当几条输入线上同时出现信号时，优先输出其中数值最大的信号。CS端为片优先编码输出端。在有二进制码输出时，CS都有输出，当多片优先编码器构成更多二进制码时，它使高值片内的信号优先输出。第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用图33-20 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用如图所示，高位片的使能输出端E0接至低位片的使能输入端E1。当高位片输入端（815）无信号输入时，它的使能输出端E00，使低位片处于工作状态，输出二进制代码取决于低位片输入端（07）。高位片有输入时，其使能输出端E01，使低位片禁止工作，输出
23、取决于高位片输出端A0A2，高、低位片中的片优先编码输出，以高位片的CS输出优先，所以，以高位片中CS输出为A3的输出。例如：13有输入信号，则高位输出端E0=1，CS0，A00，A11，A20。由于E01，使低位片输出端A0A1A2CS1，所以总的输出端为A00，A11，A20，A30，CS0。第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用2译码器译码器实现译码功能的数字电路称为译码器。译码器是多函数组合逻辑问题，而且输出端多于输入端。译码器的输入为编码信号，对应每一组编码有一条输出译码线。当某个编码出现在输入端时，相应的译码线上则出现高电平（或低电平），其它译码线则保持低电平
24、或高电平）。1）二进制译码器二进制译码器有n个输入端(即n位二进制码)，2n个输出线。我们以三位二进制译码电路为例，其译码矩阵和译码表分别如图3321和表338所示。第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用图3321 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用表表338 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用由译码矩阵和译码表可以写出每一个译码函数,即 三位二进制译码器的逻辑电路如图3322所示。第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用图33-22 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用常见
25、的二进制译码器有24译码器、38译码器和416译码器。图3-323所示的是集成38译码器74LS138的电路图和逻辑符号，其功能表如表3-3-9所示。第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用图33-23(a)电路图；(b)逻辑符号 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用表339 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用由74LS138的电路图和真值表可以看出，只有当E11，E2=E3=0时，该集成电路才工作，输出取决于输入的二进制代码。图3324是将38译码器扩展为416译码器的连接图。通过此图可以了解使能端在扩大功能上的用途。第三
26、章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用图33-24 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用E3作为使能端，（）片E2和（）片E1相连作为第四变量D的输入端。在E3=0的前提下，当D0时，（）片工作，（）片禁止，输出由（）片决定；当D1时，（）片禁止，（）片工作，输出由（）片决定。图3324的逻辑功能如表3310所示。第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用表表3310 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用2）二十进制译码器二十进制译码器也称BCD译码器，它的功能是将输入的一位BCD码(四位二元符号)译成10个高
27、低电平输出信号，因此也叫410译码器。我们仍以8421BCD码为例。由于它需要四位二进制代码，且有16种状态，故有6个多余状态可以利用，化简时作为无关项考虑。8421BCD码的译码矩阵如图3325所示，由图可得如下译码关系：第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用图33-25第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用图33-26 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用3）显示译码器与二进制译码器不同，显示译码器是用来驱动显示器件，以显示数字或字符的中规模集成电路。显示译码器随显示器件的类型而异，与辉光数码管相配的是BCD十进制译码器
28、而常用的发光二极管(LED)数码管、液晶数码管、荧光数码管等是由7个或8个字段构成字形的，因而与之相配的有BCD七段或BCD八段显示译码器。现以驱动LED数码管的BCD七段译码器为例，简介显示译码原理。第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用发光二极管(LED)由特殊的半导体材料砷化镓、磷砷化镓等制成，可以单独使用，也可以组装成分段式或点阵式LED显示器件(半导体显示器)。分段式显示器(LED数码管)由7或8条线段组成，每一段包含一个发光二极管。外加正向电压时二极管导通，发出清晰的光。只要按规律控制各发光段的亮、灭，就可以显示各种字形或符号。LED数码管有共阳、共阴之分。
29、图3327是七段LED数码管的原理图和共阳、共阴的两种接法。为了使显示器件能够正常显示，需要使用显示译码器。显示译码器的设计首先要考虑到显示的字形。我们用驱动七段发光二极管的例子说明设计显示译码器的过程。图3328是其输入输出方框图，它具有4个输入端，7个输出端。设计时，对每一个输出变量均列出其真值表，再用卡诺图化简。第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用图33-27(a)外形图；(b)共阴极；(c)共阳极 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用图33-28 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用表3311 第三章第三章组合逻辑
30、电路的分析及应用组合逻辑电路的分析及应用图33-29 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用同理可得 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用集成电路为了扩大功能，增加了熄灭输入信号BI、灯测试信号LT、灭“0”输入RBI和灭“0”输出RBO。其功能介绍如下：(1)BI。当BI0时，不管其它输入端状态如何，7段数码管均处于熄灭状态，不显示数字。(2)LT。当BI1，LT0时，不管输入DCBA状态如何，7段均发亮，显示“8”。它主要用来检测数码管是否损坏。(3)RBI。当BILT=1，RBI0时，输入DCBA为0000，各段均熄灭，不显示“0”。而DCB
31、A为其它各种组合时，正常显示。它主要用来熄灭无效的前零和后零。如0093.2300,显然其前两个零和后两个零均无效，则可使用RBI使之熄灭，显示93.23。(4)RBO。当本位的“0”熄灭时，RBO0，在多位显示系统中，它与下一位的RBI相连，通知下位如果是零也可熄灭。第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用图33-30 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用例例335用译码器设计两个一位二进制数的全加器。解解由全加器真值表（表332)可得全加器输出端表达式如下：第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用用38译码器组成的全加器电路如
32、图3331所示。图33-31 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用3.3.4数据选择器和数据分配器数据选择器和数据分配器1数据选择器数据选择器数据选择器常以MUX表示。常用的数据选择器有二选一、四选一、八选一等。图3332(a)所示是四选一数据选择器，其中，D0D3是数据输入端；A1、A0是数据通道选择控制信号，即地址变量；E是使能端，它能控制数据选通是否有效。当E0时，允许数据选通；当E1，F0时，输出与输入数据无关，即禁止数据输入，故又称E端为禁止端。逻辑符号中E端的小圆圈，表示E端低电平有效。图3332(b)所示是四选一数据选择器的逻辑电路图，它可以看成是图333
33、2(c)所示的单刀四掷开关。第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用图3332 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用由图3332(b)可以写出四选一数据选择器的输出逻辑表达式：由此表达式列出四选一数据选择器的功能表如表3312所示。第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用表表3-3-12 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用由表3312可见，当E1时，不管其它输入如何，输出端都为0；只有当E0时，才能输出与地址相应的那路数据。当输入数据较多时，可选用八选一数据选择器或十六选一数据选择器等，也可以用级联的办法
34、来扩展输入端。集成数据选择器有如下几种：二位四选一数据选择器74LS153；四位二选一数据选择器74LS157；八选一数据选择器74LS151；十六选一数据选择器74LS150。第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用1）使用使能端进行数据选择器扩展例336将四选一数据选择器扩展为八选一数据选择器。解解用两片四选一数据选择器和一个非门、一个或门即可。如图3333所示，第三个地址端A2直接接到()片的使能端，通过非门接到()片的使能端。当A20时，()选中，()禁止，F输出F1，即从D0D3中选一路输出；当A21时，()禁止，()选中,F输出F2,即从D4D7中选一路输出。这
35、一过程可由表3313列出。第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用图33-33 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用表表3313 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用2）数据选择器的应用数据选择器除了用来选择输出信号，实现时分多路通信外，还可以作为函数发生器，用来实现组合逻辑电路。实现的方法有代数法和卡诺图法。(1)代数法。由四选一数据选择器的输出公式 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用可以看出，对应A1A0的每一种组合都对应有一个输入Di。如果把输入Di接到A1A0的每一种组合的输出值(0或1),则
36、这个四选一数据选择器正好实现逻辑函数F=f(A1A0)。如数据输入端接入逻辑变量，则可扩大数据选择器实现逻辑函数的变量范围。这样，用数据选择器实现逻辑函数时，所做工作为：选择控制变量即地址变量Ai，确定加至每个数据输入端Di的值。第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用例例337试用八选一数据选择器74LS151产生逻辑函数 解解把逻辑函数变换成最小项表达式：第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用八选一数据选择器的输出逻辑函数表达式为 将式中A2、A1、A0用A、B、C来代替，当D0D1D3D61，D2D4D5D70时产生该逻辑函数，其逻辑图如图333
37、4所示。第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用图33-34 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用(2)卡诺图法。首先选定地址变量，并在卡诺图上确定地址变量的控制范围，即输入数据区；然后由数据区确定每一数据输入端的连接。例例338用四选一数据选择器实现如下逻辑函数：F(A,B,C,D)=(0,1,5,6,7,9,10,14,15)解解选地址A1A0变量为AB，则变量CD将反映在数据输入端。如图3335所示。第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用图33-35 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用例例339用
38、四选一数据选择器实现三变量多数表决器。解解三变量多数表决器功能表如表3314所示。由功能表得卡诺图如图3336所示，选定A2A1为地址变量。在控制范围内求得Di数：D0=0，D1=A0，2=0，D3=1。所求表决器的电路如图3337所示。第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用表表3-3-14 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用图3336 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用图33-37 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用2数据分配器数据分配器数据分配器是数据选择器的逆过程,即将一路输入变为多路输出
39、的电路，又称多路分配器，其功能相当于单刀多位开关，示意图如图3338所示。第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用图33-38(a)数据分配器逻辑符号；(b)单刀多位开关比拟数据分配器 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用在集成电路中，数据分配器实际由译码器来实现，例如用74LS138可将输入信号I分配至八路输出。其电路连接图如图3339所示。将数据I接至E2和E3上，E1接高电平。当I0即E2E30时，译码器选中，则根据地址A2A1A0的变化将I0信号分配至相应输出端输出。如A2A1A0011，则Y30，其余端均为“1”，即将I0信号分配至Y3输出
40、当I1即E2E31时，该译码器被禁止(不工作)，译码器每一输出均为“1”。第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用图33-39 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用3.4组合逻辑电路中的竞争与冒险组合逻辑电路中的竞争与冒险3.4.1竞争与冒险的概念竞争与冒险的概念1竞争现象竞争现象在组合电路中，任何一个门电路都具有一定的传输延迟时间，即当输入信号发生突变时，输出信号不可能跟着突变，而要置后一段时间变化。由于各个门的传输时间差异，或者输入信号通过的路径（即门的级数）不同造成的传输时间差异，会使某一输入变量经不同途径传输后，到达电路中某一会合点的时间有
41、先有后，这种现象称为竞争。大多数组合逻辑电路均存在着竞争，有的竞争不会带来不良结果，有的竞争却会导致逻辑错误。第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用图34-1 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用如图341所示，变量A有两条路径：一条通过门1、门2到达门4；一条通过门3到达门4。故变量A具有竞争能力。而B、C仅有一条路径到达门4，称为没有竞争能力的变量。由于集成电路的离散性较大，因此延迟时间也不同，竞争的结果也是随机的。下面为了分析问题，假定每个门的延迟均相等。第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用2冒险现象冒险现象由于竞争，
42、就有可能使真值表描述的逻辑关系受到短暂的破坏，在输出端产生不应有的尖脉冲，这种现象称为冒险。根据尖脉冲的极性，冒险又可分为偏“1”冒险和偏“0”冒险。1）偏“1”冒险（输出负脉冲）在图341中，F=AC+AB，若输入变量B=C=1，则有F=A+A。在静态时，不论A取何值，F恒为1；但当A变化时，由于各条路径的延迟时间不同，将会出现如图342所示的情况。图中tpd是各个门的平均传输延迟时间。由图可见，当变量A由高电平突变到低电平时，输出将产生一个偏“1”的负脉冲，宽度为tpd。A变化不一定都产生冒险，如由低电平到高电平突变时，就无冒险产生。第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及
43、应用图342 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用2）偏“0”冒险（输出正脉冲）如图343所示，F=(A+C)(AB)，当B=C=0时，输出函数F=AA恒为0，但当变量A由低电平到高电平突变时，将产生一个宽度为tpd的正脉冲。第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用图343 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用3.4.2冒险现象的判断冒险现象的判断由上述两个例子可以看出，当函数表达式为F=X+X或F=XX时，变量X发生变化时将产生偏“1”冒险或偏“0”冒险，判断的方法有代数法、卡诺图法和实验法。1代数法代数法首先找出具有竞争能
44、力的变量，然后逐次改变其它变量，判断是否存在冒险，是何种冒险。偏“1”冒险：F=X+X 偏“0”冒险：F=XX第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用例341判断函数F=AC+AB+AC是否存在冒险现象。解解由函数可以看出变量A和C具有竞争能力，且有 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用2卡诺图法卡诺图法将上述两个例题中的函数表达式用卡诺图表示出来，如图344所示。可以看出，在卡诺圈相切处将发生冒险。图（a）中AB和AC两个卡诺圈相切处B=C=1，当A变化时将产生冒险。图(b)中A+C和A+
45、B两个卡诺圈相切处B=C=0，当A变化时将产生冒险；A+C和B+C两个卡诺圈相切处A=B=0，当C变化时将产生冒险。第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用图3-4-4 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用3实验法实验法两个以上的输入变量同时变化引起的功能冒险难以用上述方法判断。因而发现冒险现象最有效的方法是实验。利用示波器仔细观察在输入信号各种变化情况下的输出信号，发现毛刺则分析原因并加以消除，这是经常采用的办法。第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用3.4.3冒险现象的消除冒险现象的消除1增加滤波电路增加滤波电路冒险现象产生
46、的毛刺很窄，其宽度可以和门的传输时间相比拟，因此常在输出端并联滤波电容C，或在本级输出端与下级输入端之间串接一个如图345所示的积分电路，来消除其影响。但C或R、C的引入会使输出波形边沿变斜，故参数要选择合适，一般由实验确定。第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用图34-5 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用2增加选通电路增加选通电路如图346所示，在组合电路输出门的一个输入端加入一个选通信号，可以有效地消除任何冒险现象。当选通信号为“0”时，输出门一直为1，此时电路的冒险不会出现在输出端。待电路稳定后，才让选通信号为“1”，使输出为稳定状态的值，即反映真值表确定的逻辑功能。第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用图346 第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用第三章第三章组合逻辑电路的分析及应用组合逻辑电路的分析及应用图347
免费区 
