FPGA学习系列21

1、第 1 页 “学习系列讲话，解决实际问题”专题学习讨论发言 稿 特征码 HtHOnJUayoCYfrUpKIGf “学习系列讲话，解决实际问题”专题学习讨论发言稿 开展“两学一做”学习教育，是落实党章关于加强党员教 育管理要求、面向全体党员深化党内教育的又一次重要实践， 而学习贯彻系列讲话，则旨在加强理论武装、统一思想行动。 在“两学一做”学习教育中，我深刻认识到开展“两学一做” 学习教育的重要性和必要性，下面就学习系列讲话，解决实际 问题中，带来的成效、经验，与大家进行交流。 一、谈思考、谈认识 习近平总书记系列重要讲话具有丰富。

2、FPGA学习系列：13. 任意分频器设计设计背景：分频在fpga的设计中一直都担任着很重要的角色，而说到分频，我相信很多人都已经想到了利用计算器来计算达到想要的时钟频率，但问题是仅仅利用计数器来分频，只可以实现偶数分频，而如果我需要三分频，五分频，七分频等等奇数类分频，那究竟怎么办呢?在这里，让我介绍一个可以实现任意整数分频的方法，这个办法也是同样利用了计数器来计算，当是跟偶数分频不一样的地方是任意整数分频利用了两个计数器来实现。设计原理:本次设计主要是设计一个可调的分频器，我可以设置其参数，可以调节其输出的。

3、FPGA学习系列：20. ram控制器的设计（调用IP核）设计背景：随机存取存储器(random access memory，RAM)又称作随机存储器，是与CPU直接交换数据的内部存储器，也叫主存(内存)。它可以随时读写，而且速度很快，通常作为操作系统或其他正在运行中的程序的临时数据存储媒介。存储单元的内容可按需随意取出或存入，且存取的速度与存储单元的位置无关的存储器。这种存储器在断电时将丢失其存储内容，故主要用于存储短时间使用的程序。 按照存储单元的工作原理，随机存储器又分为静态随机存储器(英文:Static RAM，SRAM)和动态随机存储器(英文Dyna。

4、FPGA学习系列：18. 数码管的设计设计背景：数码管是一种半导体发光器件，其基本单元是发光二极管。数码管在我们的许多设计中都又用到，数码管的显示原理简单和显示效果清晰在我们的工业中的到了广泛的应用。数码管的应用很广泛，涉及众多领域，我们就拿数显仪表这个领域来讲，数显仪表是数字式显示仪表的简称，显示器常用的有LED、LCD为显示元件。设计原理:本次的设计是设计一个数码管的显示模，其设计原理图如下：数码管显示分为的动态和静态显示，为了让人眼可以看清数码管的显示，我们一般驱动数码管的频率为1K - 10K 之间。顾名思义，。

5、FPGA学习系列：15. 呼吸灯（pwm）设计设计背景：呼吸灯广泛应用于手机之上，并成为各大品牌新款手机的卖点之一。如果手机里面有未处理的通知，比如说未接来电，未查收的短信等等，呼吸灯就会在控制之下完成由亮到暗的逐渐变化，感觉好像是人在呼吸，起到一个通知提醒的作用。设计原理:关于呼吸灯设计实现的理论主要是PWM有关知识。PWM（Pluse Width Modulation）脉冲宽度调制，是一种对模拟信号电平进行数字编码的方法。通过高分辨率计数器的使用，方波的占空比被调制用来对一个具体模拟信号的电平进行编码。并广泛应用在从测量、通信、功。

6、FPGA学习系列：16. rom控制器设计设计背景：ROM是只读存储器(Read-Only Memory)的简称，是一种只能读出事先所存数据的固态半导体存储器。其特性是一旦储存资料就无法再将之改变或删除。通常用在不需经常变更资料的电子或电脑系统中，并且资料不会因为电源关闭而消失。ROM是由英文Read only Memory的首字母构成的，意为只读存储器。顾名思义，就是这样的存储器只能读，不能像RAM一样可以随时读和写。它只允许在生产出来之后有一次写的机会，数据一旦写入则不可更改。它另外一个特点是存储器掉电后里面的数据不丢失，可以存放成百上千年。此。

7、FPGA学习系列：14. 锁相环pll设计设计背景：在我们设计工程中我们会用到100M，500M等时钟，如果我们的晶振达不到我们就需要倍频，再上一个文档中我们了解到了分频，可是倍频我们改怎么做了，这里我们就用了altera的IP核锁相环。今天我们将去学习简单的IP核的调用和生成。设计原理:本次的设计我们调用IP核锁相环了生成一个200M的时钟，下面我们就来学习和使用简单的IP核。设计架构图:设计流程:新建工程打开tools,然后选择:然后出现下面的界面，第一个句是建立新的IP核，第二个打开你建立好的以便于我们修改，第三个是复制一个，我们选择第。

8、FPGA学习系列：8. 流水灯的设计设计原理:在以后的设计中，用的开发板都将是我们至芯科技自主设计的开发板，我们的芯片用的是Cyclone4系列的EP4CE10F17C8，在以后的设计中我们将不再讨论我们的开发板今天的设计是流水灯，在单片机中我们也了解到流水灯的点亮，不就是高电平或者低电平亮或者灭，然后通过依次的点亮LED灯，就形成了流水我们用的开发板的电路图如下在点图中我们可以了解到我们的点亮电路，几个灯都是公用的是高电平也就是3.3V，所以只要给一个低电平就可以点亮我们的流水灯我们的开发板提供的晶振是50M的，50M一个周期是20ns。

9、FPGA学习系列：26. 矩阵键盘的设计设计背景：矩阵键盘在工程设计越来越多的被用到，已然成为了我们做开发接触到的不可缺少的小型项目，利于我们理解设计方向的原理为以后的强化学习打好了坚实的基础。设计原理:在使用按键的时候，如果按键不多的话，我们可以直接按键与FPGA相连接，但是如果按键比较多的时候，如何还继续使用直接按键与FPGA相连接的话，所会大量增加FPGA端口的消耗，为了减少FPGA端口的消耗，我们可以把按键设计成矩阵的形式，就如下图所示：由上图可以知道，矩阵键盘的行row（行）与col（列）的交点，都是通过一个按键来。

10、FPGA学习系列：23. 音乐蜂鸣器的设计设计背景：蜂鸣器是一种一体化结构的电子讯响器，采用直流电压供电，广泛应用于计算机、打印机、复印机、报警器、电子玩具、汽车电子设备、电话机、定时器等电子产品中作发声器件。在一般设计中，可利用蜂鸣器检测有些按键是否按下，或者有些功能是否正常等，当然如果足够浪漫，也可以让蜂鸣器演奏音乐。设计原理:本设计使用的是无源蜂鸣器，也可称为声响器，原理电路图如下所示。它没有内部驱动电路，无源蜂鸣器工作的理想信号为方波，如果给直流，蜂鸣器是不响应的，因为磁路恒定，钼片不能震动发音。

11、FPGA学习系列：2. 工程project的建立 上一篇说到了软件的安装以及破解，还有附带的网盘里的软件安装包都分享给大家了。这一篇咱们就来说一说FPGA工程的建立。 点击桌面的quartus 的图标，打开软件。 然后点击软件上面的菜单：点击FIFE -New projiec，建立一个新的工程。 点击下一步，会出现如下的窗口，问你你的工作路径，和工程的名字，还有顶层的名字(注意:工程一定不要放在C盘,还有文件名为中文，这样会编译不过去，也可认为是错误的操作)。。

12、FPGA学习系列：24. FIFO控制器的设计设计背景：First Input First Output的缩写，先入先出队列，这是一种传统的按序执行方法，先进入的指令先完成并引退，跟着才执行第二条指令。FIFO是队列机制中最简单的，每个接口上都存在FIFO队列，表面上看FIFO队列并没有提供什么QoS(Quality of Service，服务质量)保证，甚至很多人认为FIFO严格意义上不算做一种队列技术，实则不然，FIFO是其它队列的基础，FIFO也会影响到衡量QoS的关键指标:报文的丢弃、延时、抖动。既然只有一个队列，自然不需要考虑如何对报文进行复杂的流量分类，也不用考虑下一。

13、FPGA学习系列：21. 自动售货机的设计设计背景：我们从开始学习FPGA。到现在也慢慢的学到了血多的东西，那么我们就应该慢慢的去学习深一点的东西，我就给大家分享一个自动售货机的简单历程，帮助大家理解和学习我们的FPGA，为以后的学习做一个铺垫。设计原理:设计要求：一听饮料需要2.5美元，规定只能投入一美元，0.5美元的硬币设计架构图:设计代码:设计模块0modulesell(clk,rst_n,one_dole,half_dole,des1 inputclk;2 inputrst_n;3 inputone_dole; /输入1美元4 inputhalf_dole; /输入0.5美元56 outputregdescense; /是否买到的标志7 outpu。

14、FPGA学习系列：内存128M的flash芯片设计设计背景：FLASH闪存闪存的英文名称是Flash Memory，一般简称为Flash，它属于内存器件的一种，是一种不挥发性( Non-Volatile )内存。闪存的物理特性与常见的内存有根本性的差异:目前各类 DDR 、 SDRAM 或者 RDRAM 都属于挥发性内存，只要停止电流供应内存中的数据便无法保持，因此每次电脑开机都需要把数据重新载入内存;闪存在没有电流供应的条件下也能够长久地保持数据，其存储特性相当于硬盘，这项特性正是闪存得以成为各类便携型数字设备的存储介质的基础。设计原理:我们的设计用的是W25Q128FV 。

15、FPGA学习系列：二选一数据选择器的设计前两篇给大家介绍了软件的安装、破解以及工程的建立等基本的软件操作，这一篇就通过简单的二选一的数据选择器的设计来实际操作一下，要记住，多动手才是王道。设计背景：数据选择器在数字电路的设计中非常重要，在FPGA内部的逻辑实现中都是通过数据选择器实现的，数据选择器的应用使我们的代码和设计更加人性化，多元化。设计原理:本次的设计主要是一个简单的二选一数据选择器，我们的设计主要有4个端口，数据输入data_1,data_2,数据选择位select,输出data_out设计架构图:设计代码:模块0modulesel_1(。

16、FPGA学习系列：9.简单状态机设计设计背景：状态机是描述各种复杂时序的时序行为，是使用HDL进行数学逻辑设计中非常重要的方法之一，状态机分为摩尔机和米粒机，当输出只和状态有关系的话称为摩尔机，当输出不仅和状态有关系也和输入信号有关系的时候称为米粒机，米粒机和摩尔机的电路原型我就不在这里给大家介绍了。状态机是由状态寄存器和组合逻辑电路构成，能够根据控制信号按照预先设计的状态进行状态的转移，是协调相关信号的动作，完成特定操作的控制中心。比如我们生活中遇到的问题，健康-感冒-健康，这个就是一个状态的转移图，从。

17、FPGA学习系列：7. 串并转换设计背景：Verilog语法中很多情况都用到了串并转化的思想，旨在与提升运算和芯片运行的速度，串行转并行已经成为设计中不可缺少的一种思维。设计原理:本次的设计主设计一个8位的串并转化，意思就是当输入8个数据的时候，我们把这8个串行数据转化为8位的并行数据然后输出出来。也就是需要一个8位的寄存器，来一个数据存到对应的位上，然后输出出来就完成了本次设计。设计架构图:设计代码:设计模块0modulestudy(clk,rst_n,data,data_out);/端口列表12 inputclk,rst_n;/时钟，复位输入3 inputdata;。

18、FPGA学习系列：5.阻塞赋值与非阻塞赋值设计背景：阻塞(=)和非阻塞(设计原理:阻塞：在本语句中“右式计算”和“左式更新”完全完成之后，才开始执行下一条语句；非阻塞：当前语句的执行不会阻塞下一语句的执行。我们来看一下下面的阻塞的代码0modulestudy_4 (clk,rst_n,d,q);1 /输入输出端口2 inputclk;3 inputrst_n;4 input1:0d;5 outputreg1:0q;67 reg1:0q1;/定义一个寄存器89 always(posedgeclk)10 begi。

19、FPGA学习系列：6.组合逻辑和时序逻辑设计背景：Verilog HDL语言分为面向综合和面向仿真两大类语句，且可综合语句远少于仿真语句，读者可能会有可综合设计相对简单的感觉。然而事实刚好与此相反，这是因为：首先，可综合设计是用来构建硬件平台的，因此对设计的指标要求很高，包括资源、频率和功耗，这都需要通过代码来体现；其次，在实际开发中要利用基本Verilog HDL语句完成种类繁多的硬件开发，给设计人员带来了很大的挑战。所有的仿真语句只是为了可综合设计的验证而存在。为了让读者深入地理解可综合设计、灵活运用已学内容，本章将可。

20、FPGA学习系列：12. 边沿检测设计设计背景：在我们工程设计中，有时会需要到上升沿和下降沿这么一个说法，通过上升沿和下降沿来驱动一个电路，那么学习边沿检测就非常的重要了。设计原理:在学习边沿检测前我们先学习一下下面的电路，这样方便我们学习，边沿检测。这个电路的意思就是，输入一个信号后我们经过一个寄存器，然后把这个寄存器的输出，和下次输出的值取反后相与，那么我们就可以这么想，如果一个高平的值经过这个寄存器后延迟一个上升沿后输出也为高电平，那么当输出的时候会有一个新的电平值，也就是一个电平的到来，然后通过。