第7章可编程逻辑器件.ppt

《第7章可编程逻辑器件.ppt》由会员分享，可在线阅读，更多相关《第7章可编程逻辑器件.ppt（61页珍藏版）》请在三一文库上搜索。

1、,第七章 可编程逻辑器件,目前在数字系统设计中广泛使用的可编程逻辑器件(Programmable Logic Device，简称PLD)属于LSI中的半用户定制电路。由于PLD具有结构灵活、性能优越、设计简单等特点，因而在不同应用领域中受到广泛重视，是构成数字系统的理想器件。,数字系统中常用的大规模集成电路可分为三大类。,本章知识要点 PLD概述 低密度PLD 高密度PLD ISP技术简介,7.1 PLD概述,PLD是70年代开始发展起来的一种新型大规模集成电路。一片PLD所容纳的逻辑门可达数百、 数千甚至更多，其逻辑功能可由用户编程指定。 PLD特别适宜于构造小批量生产的系统，或在系统开发研

2、制过程中使用。,7.1.1 PLD的发展,70年代初期: 第一种PLD器件-可编程只读存储器(PROM)问世。PROM由一个“与”阵列和一个“或”阵列组成，“与”阵列是固定的，“或”阵列是可编程的； 70年代中期：出现了可编程逻辑阵列(PLA)，PLA同样由一个“与”阵列和一个“或”阵列组成，但其“与”阵列和“或”阵列都是可编程的； 70年代末期：出现了可编程阵列逻辑(PAL)。PAL器件的“与”阵列是可编程的，而“或”阵列是固定的，它有多种输出和反馈结构，因而给逻辑设计带来了很大的灵活性。但PAL器件 一般采用熔丝工艺，一旦编程后便不能改写。,80年代中期: 通用阵列逻辑(GAL)器件问世。

3、 GAL器件采用高速电可擦CMOS工艺，能反复擦除和改写。特别是在结构上采用了“输出逻辑宏单元”电路，使一种型号的GAL器件可以对几十种PAL器件做到全兼容。给逻辑设计者带来了更大的灵活性。,90年代: 产生了在系统编程(ISP)器件。 ISP是指用户具有在自己设计的目标系统中或线路板上为重构逻辑而对逻辑器件进行编程或反复改写的能力。ISP器件为用户提供了传统的PLD技术无法达到的灵活性，带来了极大的时间效益和经济效益，使可编程逻辑技术发生了实质性飞跃。 PLD的发展和应用，简化了数字系统设计过程、降低了系统的体积和成本、提高了系统的可靠性和保密性。从根本上改变了系统设计方法，使各种逻辑功能的

4、实现变得灵活、方便。,7.1.2 PLD的一般结构,PLD的基本组成为一个“与”阵列和一个“或”阵列，每个或门输出都是输入的“与-或”函数。一般结构如下：,在基本组成部分的基础上，附加一些其他逻辑元件，如输入缓冲器、输出寄存器、内部反馈、输出宏单元等，便可构成各种不同的PLD。,8,7.1.3 PLD的电路表示法,对于PLD器件，用逻辑电路的一般表示法很难描述其内部电路。为此，对描述PLD基本结构的有关逻辑符号和规则作出了某些约定。,一. 与门和或门 下图给出了3输入与门和3输入或门的两种表示法。,9,二. 输入缓冲器 典型输入缓冲器的PLD表示法如右图所示。它的两个输出B、C是其输入A的原和

5、反。,三. 连接方式 PLD阵列交叉点上的三种连接方式如图(a)所示。实点“”表示硬线连接，即固定连接；“”表示可编程连接；没有“” 和“”的表示两线不连接。如图(b)中的输出F=AC。,四. 与门不执行任何功能时的连接表示,例如图中，输出为D的与门连接了所有的输入项，其输出方程为,为了方便起见，用标有“”标记的与门输出来表示所有输入缓冲器输出全部连到某一“与”项的情况，如图中输出E。 与上述相反，图中输出F表示无任何输入项与其相连，因此，该“与”项总是处于“浮动”的逻辑“1”。,根据PLD中阵列和输出结构的不同，常用的低密度PLD有4种主要类型： 可编程只读存储器PROM 可编程逻辑阵列PL

6、A 可编程阵列逻辑PAL 通用阵列逻辑GAL 下面对它们的逻辑结构及其在逻辑设计中的应用分别予以介绍。,7.2 低密度可编程逻辑器件,7.2.1 可编程只读存储器PROM,一. 半导体存储器的分类,存储器(Memory)是数字计算机和其他数字系统中存放信息的重要部件。随着大规模集成电路的发展，半导体存储器因其具有集成度高、速度快、功耗小、价格低等优点而被广泛应用于各种数字系统中。,半导体存储器按功能可分为两大类。,1. 随机存取存储器RAM,RAM是一种既可读又可写的存储器，故又称为读写存储器。根据制造工艺的不同，RAM又可分为双极型和MOS型两种类型。,RAM的优点是读写方便，使用灵活；缺点

7、是一旦断电，所存储的信息便会丢失，它属于易失性存储器。,2.只读存储器ROM,只读存储器ROM是一种在正常工作时只能读出、不能写入的存储器。通常用来存放那些固定不变的信息。只读存储器存入数据的过程通常称为编程。,只读存储器ROM属于非易失性存储器，即使切断电源，ROM中的信息也不会丢失，因而在数字系统中获得广泛应用。,根据工艺和编程方法的不同，可分为两类。 掩膜编程ROM（简称MROM）：存放的内容是由生产厂家在芯片制造时利用掩膜技术写入的。优点是可靠性高，集成度高，批量生产时价格便宜；缺点是用户不能重写或改写，不灵活。 用户可编程ROM（简称PROM）：存放的内容是由用户根据需要在编程设备上

8、写入的。优点是使用灵活方便，适宜于用来实现各种逻辑功能。,二. 可编程ROM的结构,PROM的逻辑结构,PROM的结构框图如下图所示，它主要由地址译码器和存储体两大部分组成。,容量：将一个n位地址输入和m位数据输出的PROM的存储容量表示为2nm(位)，意味着存储体中有2nm个存储元，每个存储元的状态代表一位二进制代码。,存储体的结构示意图如下：,从逻辑器件的角度理解，PROM是由一个固定连接的与门阵列和一个可编程连接的或门阵列所构成的组合逻辑电路。例如，一个83(8与门3或门)PROM的逻辑结构图如下。,图中，与门阵列构成一个3变量全译码器，即8个与门产生3变量的8个最小项；或门阵列的3个或

9、门用来将相应的最小项相“或”构成3个指定的逻辑函数。,为了PROM设计的方便，通常将逻辑结构图简化为阵列逻辑图，简称阵列图。画阵列图时，将PROM中的每个与门和或门都简化成一根线。上图的阵列逻辑图如下图所示。,图中虚线上面6根水平线分别表示输入线A、 、B、 、C 、 。与门阵列的8根垂直线代表8个与门，或门阵列中标有D2、D1、D0的3根水平线表示3个或门。,三. PROM的类型,根据存储元电路构造的不同，PROM有如下几种常用的类型。,(1) 一次编程的ROM(PROM) 厂家将所有存储元加工成同一状态“0”(或“1”)，用户可通过编程将某些存储元的状态改变成另一状态“1”(或“0”)。这

10、种编程只能进行一次，一旦编程完毕，其内容便不能再改变。,例如，双极型PROM有两种电路结构，一种是熔丝烧断型PROM，另一种是PN结击穿型PROM。,(2) 可抹可编程ROM(EPROM),EPROM不仅可由用户编程存放指定的信息，而且可由用户通过专用的紫外线灯照射芯片上的受光窗口，将原存储内容抹去，再写入新的内容。这一特性是由EPROM中存储元的电路结构决定的。,EPROM的存储元通常采用浮栅雪崩注入MOS电路，简称FAMOS管，或者叠栅雪崩注入MOS电路，简称SIMOS管。FAMOS管的栅极全部被二氧化硅绝缘层包着，没有引出线，如悬浮状，所以称作“浮栅”。,(3) 电可抹可编程ROM(EE

11、PROM),EEPROM的结构与EPROM相似，但EEPROM在浮栅上增加了一个遂道二极管，编程时可使电荷通过它流向浮栅，而擦除时可使电荷通过它流走，即擦除和编程均用电完成。这种器件不仅工作电流小、擦除速度快，而且允许改写的次数大大高于EPROM，一般允许改写100次1000次 。目前，EPROM和EEPROM的应用均十分广泛。,(4) 快闪存储器(Flash Memory),快闪存储器是新一代用电信号擦除的可编程ROM,它既吸收了EPROM结构简单、编程可靠的优点，又具有EEPROM用隧道效应擦除的快速性，而且集成度可以很高。 快闪存储器自问世以来，以其集成度高、容量大、成本低和使用方便等优

12、点而备受欢迎，其应用越来越广泛。,四 . PROM应用举例,由于PROM是由一个固定连接的“与”阵列和一个可编程连接的“或”阵列组成，所以，用户只要改变“或”阵列上连接点的数量和位置，就可以在输出端形成由输入变量“最小项之和”表示的任何一种逻辑函数。 采用PROM进行逻辑设计时，只需首先根据逻辑要求列出真值表，把真值表的输入作为PROM的输入，然后根据逻辑函数值确定对PROM“或”阵列进行编程的代码，画出相应的阵列图即可。,例1 用PROM设计一个代码转换电路，将4位二进制码转换为Gray码。,解 设4位二进制码为B3、B2、B1、B0，4位Gray码为G3、G2、G1、G0，其真值表如下表所

13、示。,将4位二进制码作为PROM的输入，Gray码作为PROM的输出，可选容量为244的PROM实现给定功能。根据真值表可画出该电路的阵列图如下图所示。,注: 图中标“” 处代表“1”，否则代表“0”。,例2 用PROM设计一个发生器，其输入为4 位二进制码，输出为8421码。该电路串行地产生常数，取小数点后15位数字，即=3.141592653589793。,解 根据题意，可用一个4位同步计数器控制PROM的地址输入端，使其地址码按4位二进制码递增的顺序进行周期性地变化，以便对所有存储单元逐个进行访问，存储单元中依次存放的值，输出则为的8421码。结构框图如下：,PROM的输入输出关系如下表

14、所示：,根据上表可画出发生器的PROM阵列图如下图所示。,7.2.2 可编程逻辑阵列PLA,从实现逻辑函数的角度看，对于大多数逻辑函数而言，并不需要使用全部最小项，尤其对于包含约束条件的逻辑函数，许多最小项是不可能出现的。由于PROM的“与” 阵列固定地产生n个输入变量的全部最小项。因此，PROM的“与”阵列没有获得充分利用，使得芯片面积造成浪费。 为了克服PROM的不足，产生了一种“与”阵列和“或”阵列均可编程的逻辑器件，即可编程逻辑阵列PLA(Programmable Logic Array)。,一. PLA逻辑结构,由一个“与”阵列和一个“或”阵列构成，“与”阵列和“或”阵列都是可编程的

15、。,一个具有3个输入变量、可提供6个“与”项、产生3个输出函数的PLA逻辑结构图及其相应阵列图如下图所示。,在PLA中，n个输入变量的“与”阵列通过编程提供需要的P个“与”项，“或”阵列通过编程形成“与-或”函数式。由PLA实现的函数式是最简“与-或”表达式。,PLA的存储容量不仅与输入变量个数和输出端个数有关，而且还和它的“与”项数(即与门数)有关，存储容量用输入变量数(n)、与项数(p)、输出端数(m)来表示。,前面所示PLA的容量为363。目前常见的有容量为16488和14968等PLA器件。,二. 应用举例,采用PLA进行逻辑设计，可以十分有效地实现各种逻辑功能。相对PROM而言，PL

16、A更灵活、更经济、结构更简单。 用PLA设计组合逻辑电路时，一般分为两步： 将给定问题的逻辑函数按多输出逻辑函数的化简方法简化成最简“与-或”表达式； 根据最简表达式中的不同“与项” 以及各函数最简“与-或”表达式 确定“与”阵列和“或”阵列，并画出阵列逻辑图。,例 用PLA设计一个代码转换电路，将一位十进制数的8421码转换成余3码。,解 设ABCD-表示8421码，WXYZ-表示余3码，可列出转换电路的真值表如下表所示。,根据真值表写出函数表达式，并按照多输出函数化简法则用卡诺图进行化简，可得到最简“与-或”表达式如下：,由此可见，全部输出函数只包含9个不同“与”项，所以，该代码转换电路可

17、用一个容量为4 94的PLA实现，其阵列图如图所示。,7.2.3 可编程阵列逻辑PAL,PAL(Programmable Array Logic)是在PROM和PLA的基础上发展起来的一种可编程逻辑器件。它相对于PROM而言，使用更灵活，且易于完成多种逻辑功能，同时又比PLA工艺简单，易于实现。,PAL由一个可编程的“与”阵列和一个固定连接的“或”阵列组成。图 (a)给出了一个三 输入三输出PAL的逻辑结构图，通常将其表示成图 (b)所示形式。,一. PAL的逻辑结构,PAL每个输出包含的“与”项数目是由固定连接的“或”阵列提供的。一般PAL器件可为每个输出提供8个“与”项，使用这种器件能很好

18、地完成各种常用逻辑电路的设计。,PAL器件的结构(包括输入、输出、“与”项数目)是由生产厂家固定的。 从PAL问世至今，大约已生产出几十种不同的产品，按其输出和反馈结构，大致可将其分为5种基本类型。,(1) 专用输出的基本门阵列结构,这种结构类型适用于实现组合逻辑函数。典型产品有PAL10H8(10个输入，8个输出，输出高电平有效)，PAL12L6(12个输入，6个输出，输出低电平有效)等。,二. PAL的基本类型,(2) 带反馈的可编程I/O结构,带反馈的可编程I/O结构，通常又称为异步可编程I/O结构。该类PAL器件典型产品有PAL16L8(10 个输入，8个输出，6个反馈输入)以及PAL

19、20L10(12个输入，10个输出，8个反馈输入)。,(3) 带反馈的寄存器输出结构,带反馈的寄存器输出结构使PAL构成了典型的时序网络结构。该类器件的典型产品有PAL16R8(8个输入、8个寄存器输出、8个反馈输入、1个公共时钟和1个公共选通)。,(4) 加“异或”、带反馈的寄存器输出结构,这种结构是在带反馈寄存器输出结构的基础上增加了一个异或门，该类电路的典型产品有PAL16RP8 (8个输入，8个寄存器输出，8个反馈输入)。,(5) 算术选通反馈结构,算术PAL是在综合前几种PAL结构特点的基础上，增加了反馈选通电路，使之能实现多种算术运算功能。算术PAL的典型产品有PAL16A4(8个

20、输入、4个寄存器输出、4个可编程I/O输出、4个反馈输入、4个算术选通反馈输入)。,7.2.4 通用阵列逻辑GAL,GAL(Generic Array Logic)器件是1985年问世的一种新的PLD器件。它是在PAL器件的基础上综合了E2PROM和CMOS技术发展起来的一种新型技术。 GAL器件具有PAL器件所没有的可擦除、可重写及结构可组态等特点。这些特点形成了器件的可测试性和高可靠性，且具有更大的灵活性。,一. GAL的基本逻辑结构,GAL除一个可编程的“与”阵列和一个固定连接的“或”阵列之外，在每一个输出端都集成有一个输出逻辑宏单元OLMC(Output Logic Macro Cel

21、l)，允许使用者定义每个输出的结构和功能。典型产品有GAL16V8。,GAL16V8的基本组成,GAL16V8芯片是一种具有8个固定输入引脚、最多可达16个输入引脚，8个输出引脚，输出可编程的GAL。,组成: 由8个输入缓冲器、8个反馈输入缓冲器、8个输出逻辑宏单元OLMC，8个输出三态缓冲器、“与”阵列以及系统时钟、输出选通信号等组成。,其中，“与”阵列包含32列和64行，32列表示8个输入的原变量和反变量及8个输出反馈信号的原变量和反变量；64行表示“与”阵列可产生64个“与”项，对应8个输出，每个输出包括8个“与”项。,42,二. 输出逻辑宏单元OLMC,OLMC由一个8输入或门、极性选

22、择异或门、D触发器、4个多路选择器等组成。其结构如下图所示。,图中各部件功能如下:,或门：每个输入对应一个来自“与”阵列的“与”项，输出形成“与-或”函数表达式。,异或门：异或门由控制变量XOR(n)(其中n为OLMC输出引脚号)控制输出信号的极性选择。,当XOR(n)=“0”时，异或门的输出与输入相同； 当XOR(n)=“1”时，异或门的输出与输入相反。,44,多路选择器, “与”项选择多路选择器PTMUX：用于控制或门的第一个“与”项。来自“与”阵列的8个“与”项当中有1个作为PTMUX的输入。在AC0和AC1(n)控制下，PTMUX选择该“与”项或者“地”作为或门的输入。,输出选择多路选

23、择器OMUX：用于选择输出信号是组合逻辑还是时序逻辑。OMUX在AC0和AC1(n)的控制下，选择异或门输出或寄存器输出作为输出。,输出允许控制选择多路选择器TSMUX：用于选择输出三态缓冲器的选通信号。在AC0和AC1(n)的控制下，TSMUX选择VCC、“地”、OE或者一个“与”项(PT)作为允许输出的控制信号。, 反馈选择多路选择器FMUX：用于控制反馈信号的来源。在AC0和AC1(n)的控制下，可选择“地”、相邻位输出、本位输出或者触发器的输出非端作为反馈信号，送回“与”阵列作为输入信号。,D触发器：D触发器对输出状态起寄存作用，使GAL适应于时序逻辑电路。,7.3 高密度可编程逻辑器

24、件,常用的高密度可编程逻辑器件有三类： 复杂可编程逻辑器件（CPLD） 现场可编程门阵列 (FPGA) 在系统可编程逻辑器件(ISPLD),7.3.1 ISP逻辑器件的类型,目前，市场上提供的ISP逻辑器件可分为ispLSI、ispGAL和ispGDS三种类型。,1. ispLSI逻辑器件,ispLSI(在系统编程大规模集成)逻辑器件具有集成度高、速度快、可靠性好、灵活方便等优点，能满足在高性能系统中实现各种复杂逻辑功能的需要，被广泛应用于数据处理、图形处理、空间技术、军事装备及通信、自动控制等领域。,ISP技术是美国Lattice公司于1991年率先推出的，该公司将ISP技术应用到高密度可编

25、程逻辑器件(HDPLD)中，形成了ispLSI系列高密度在系统可编程逻辑器件。该公司生产的ispLSI器件有4个常用系列：,基本系列ispLSI1000：适用于实现各种逻辑功能、高速编码、总线管理等；,高速系列ispLSI2000：I/O端口数较多，适用于高速计数、定时等场合，并可用作高速RISC/CISC微处理器的接口；,模块化系列ispLSI6000：带有存储器和寄存器/计数器，适用于数据处理、数据通信等。,高密系列ispLSI3000：集成密度高，能实现非常复杂的逻辑功能，适用于数字信号处理、图形处理、数据压缩以及数据加密、解密等；,ispLSI1000系列的主要产品,2. ispGAL

26、器件,ispGAL系列器件，是把ISP技术引入到标准的低密度系列可编程逻辑器件中形成的ISP器件。,典型产品：ispGAL22V10 ispGAL22V10是把流行的GAL22V10与ISP技术相结合形成的产品，在功能和结构上与GAL22V10完全相同。 性能：传输时延低于7.5ns；系统速度高达111MHz；编程次数可达1万次以上；编程电源为+5V，无需外接编程高压电源；与GAL22V10的引脚相互兼容。 适应范围：高速图形处理和高速总线管理，状态控制、数据处理、通信工程、测量仪器以及实现诸如地址译码器之类的基本逻辑功能。,3. ispGDS器件,ispGDS(在系统可编程通用数字开关)是I

27、SP技术与开关矩阵相结合的产物。它标志着ISP技术已从系统逻辑领域扩展到系统互连领域。 ispGDS器件能提供的一种独特功能是，在不拨动机械开关或不改变系统硬件的情况下，快速地改变或重构印制电路板的连接关系。 ispGDS系列器件非常适合于重构目标系统的连接关系，它使系统硬件可以通过软件控制进行重构而无需人工干预。,7.3.2 ISP逻辑器件的基本结构,ispLSI 是ISP逻辑器件中最早问世、最具代表性的逻辑器件。ispLSI芯片由若干巨块组成，巨块之间通过全局布线区GRP连接起来，每个巨块包括若干个通用逻辑块GLB、输出布线区ORP、若干输入输出引脚和专用输入引脚等。,7.3.3 典型器件

28、,ispLSI1016是采用E2CMOS工艺制造。芯片共有44个引脚，其中32个I/O引脚；集成密度为2000等效门，每片含64个触发器和32个锁存器；最高工作频率为125MHz。,以ispLSI1016为例，其引脚排列图和芯片实物图如下：,该器件由2个巨块、1个全局布线区和1个时钟分配网络构成。每个巨块含8个通用逻辑单元GLB，16个I/O单元，2个专用输入引脚(IN0，IN1或IN2，IN3 )，1个输出布线区ORP及16位输入总线。内部结构如图如下：,器件型号ispLSI1016中的“16”表示器件含有16个GLB。,主要模块包括：,1、 全局布线区GRP 2、 通用逻辑块GLB 3、

29、输出布线区ORP 4、 输入输出单元IOC 5、时钟分配网络CDN 6、巨块的输出使能控制电路,7.4 在系统编程技术简介,在系统编程(In System Programmable，简称ISP)技术是90年代发展起来的一种PLD技术。 所谓在系统编程 ，是指可以在用户自己设计的目标系统上、为实现预定逻辑功能而对逻辑器件进行编程或改写。,ISP器件的出现，使数字系统设计更加灵活、方便，为用户带来了显著的经济效益和时间效益。可以说，ISP技术是PLD设计技术发展中的一次重要变革。,56,(1)全面实现了硬件设计与修改的软件化。,(2)简化了设计与调试过程。,(3)容易实现系统硬件的现场升级。,7.

30、4.1 ISP技术的主要特点,(4)可降低系统成本，提高系统可靠性。,(5)器件制造工艺先进，性能参数好。,1、编程原理,7.4.2 ISP编程原理和接口电路,ISP-PLD是将原本属于编程器的写入/擦除控制电路和高压脉冲产生电路都集成在PLD中，使其能够利用PC机的并行接口和简单的编程电缆进行编程，不再需要编程器，从而实现了“在系统”编程。 在系统编程的过程就是将编程数据写入E2CMOS单元阵列的过程，与普通编程操作类似，数据写入是逐行进行的。,2、接口电路,ISP器件的编程是在计算机控制下进行的，编程环境包括PC机、ISP专用编程电缆和ISP编程软件。 编程时，用户首先将ISP编程电缆的一

31、端与PC机的并行接口相连接，另一端与电路板上被编程器件的ISP接口相连接，连接示意图如下图所示。,7.4.3 开发软件与设计流程,一. ISP器件的开发软件,伴随着ISP器件的诞生和迅速发展，各半导体器件生产厂商及专业的电子设计自动化软件开发公司相继推出了各种ISP器件开发软件。例如，Lattice公司开发的isp LEVER等。,ispLEVER软件设计定位于能够获得最佳的性能和使用效果。它包括项目管理、设计输入、设计调整、HDL综合、仿真验证、器件适配、平面规划、布局布线、器件编程和在系统设计调试等功能。 输入可采用原理图、硬件描述语言（ABEL、VHDL和Verilog-HDL）、EDIF（电子设计交换格式）以及原理图和硬件描述语言混合方式。能对设计的系统分别进行功能仿真和时序仿真。编译器能进行逻辑优化，实现逻辑功能到器件的映射，自动完成布局与布线，生成编程所需要的熔丝图文件等。总之，软件具有功能强大、界面友好、操作简便等优点。,二. 设计流程,设计规划,利用ISP器件开发软件进行设计一般步骤为：,设计输入,设计仿真,设计实施,设计验证,编程下载,器件测试,设计流程图如下：,