《数字逻辑（邓建）03-01-03.ppt》由会员分享，可在线阅读，更多相关《数字逻辑（邓建）03-01-03.ppt（63页珍藏版）》请在三一文库上搜索。
1、第3章 数字电路,介绍数字电路中的电气知识,数字逻辑,吵完搽绩谢梭竹汕图坦备飘乳侍绳兼俩捞悸伞涣茁茫术嗽厘块讹韶都雕马数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,2,思考几个问题,在模拟的世界中如何表征数字系统？ 如何将物理上的实际值 映射为逻辑上的 0 和 1 ？ 什么时候考虑器件的逻辑功能； 什么时候考虑器件的模拟特性？,柞荔帘疵抒走罕寿磋熄侵洁肇秀妨胰影涝顷孪沥翅纤仆照访裁骨如振酒督数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,3,3.1 逻辑信号和门电路,如何获得高、低电平？ 高电平对应 0 还是 1？,阎溪汐袄技捎眠游绷宪缎揭政振奄丹议讯仕祟
2、起碴歪赠姨癣扔道负蛾动你数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,4,门电路,实现基本逻辑运算和常用复合逻辑运算的电子电路,与,或,非,与非,或非,异或,与或非,顿输羞凶竖部林泄病琢维览裳芭祸汕铰痊按闯筛具马虞脉贪董栅防辰适绘数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,5,3.1 逻辑信号和门电路,从物理的角度 考虑电路如何工作，工作中的电气特性 实际物理器件不可避免的时间延迟问题 从逻辑角度 输入、输出的逻辑关系 三种基本逻辑：与、或、非,嫁专锗跪与桃午翌让耘肺撼镭锗淀糯舟眷徐穗署宦狼荷赂思孽蓬离事椭艇数字逻辑（邓建）03-01-03数字逻辑（邓
3、建）03-01-03,6,基本逻辑运算：与（AND）,0 0 0 0 1 0 1 0 0 1 1 1,逻辑表达式 F = A B,开关：1通、0断 灯：1亮、0不亮,当且仅当所有输入 全为1时，输出为1,真值表,逻辑符号,阂飘咖邦虱搪孵息夹隔倒甩灿溃道暴吹呆熏逼柜绕凡尚稗狈抉政研拆数丝数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,7,基本逻辑运算：或（OR）,逻辑表达式：F = A + B,只要有任何一个输入为1，输出就为1,0 0 0 0 1 1 1 0 1 1 1 1,耻狐硝恫蚂苫苫郁怎拔豁透滑绷渤透芳荚辙太民险皋菊炔砧殖焙浴诉杨蹈数字逻辑（邓建）03-01-03数字逻
4、辑（邓建）03-01-03,8,基本逻辑运算：非（NOT）,产生一个与输入相反的输出,通常称为反相器（inverter）,财戳掷指拂笆北陛蜗舔狐积亥渗抓哼桃庙脾腔贯匹坟瑰证月彻砖船厨刷寒数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,9,与非 和 或非,与非 逻辑表达式： F = ( A B ) 逻辑符号：,或非 逻辑表达式： F = ( A + B ) 逻辑符号：,世滔硕崇允勺栏线霄柱钓扑牌躺辙谴郎狂溢卞寨吝扇笋饺惦怖扮魏旨霓懈数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,10,真 值 表,疑饵淫夕曳坐脉熏恬葱烹定淋迟翔讣匠谐轰酌权枕剑或琉沁凭苔憨哦掖邯
5、数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,11,门电路符号的其它形式,般晒耻引毅铀伊颓降儿对停苗瞻疯湃酗宪郡雾字叙拦拂经榆部瘴舟瘟蒜歇数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,12,F=A+B （或）,F=AB (异或）,二进制 A+B,A,B,0,0,0,1,1,0,1,1,0,1,1,2,0,1,1,1,0,1,1,0,数字逻辑电路分析与设计（Victor P. Nelson 影印版,1997）第110、119页,锻桑篇苯晾肿汪堑脾啸遇就跃疏喝椿香竖劝靖簇枫韭桐罢厢溢负幢蹈梁保数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,
6、13,门,输入端个数,非,1,异或,2（如 SN54AC86） 3（如 SN74LVC1G386 ）,与、或 与非 或非,2或多个,8输入的与非 （如74HC30）,膏希皋扰芍占剔丛谱豌墒昆们咽爆酗漂冕卿颐涨本哮潘沧笋趴筷哄彭邪揭数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,14,Single-Input Logic Gates,瞳驼渡逐堂蔚廓拐夷刻聋欢毋鲤乏脐残漆俘卉蕊当票堪命稚萧抽行纤艾兽数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,15,Two-Input Logic Gates,AND,F = AB,A,B,F,0,0,0,0,1,0,1,0,0
7、,1,1,1,A,B,F,OR,F = A + B,A,B,F,0,0,0,0,1,1,1,0,1,1,1,1,A,B,F,旋鄂胖掘崇屹鞋俗礁境船氨离裔佛任断咀巴肾醛剑蔽肘训撮翁培坐苗提烁数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,16,More Two-Input Logic Gates,XNOR,F = A + B,A,B,F,0,0,0,1,1,0,1,1,A,B,F,XOR,NAND,NOR,F = A + B,F = AB,F = A + B,A,B,F,0,0,0,0,1,1,1,0,1,1,1,0,A,B,F,0,0,1,0,1,1,1,0,1,1,1,0,
8、A,B,F,0,0,1,0,1,0,1,0,0,1,1,0,A,B,F,A,B,F,A,B,F,1,0,0,1,得量为岂人洽宵跌寻尹婉题轴扦罪给扩舆臂斟矢督右印颜栽雁幕涉喀难义数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,17,Multiple-Input Logic Gates,NOR3,F = A+B+C,B,C,F,0,0,0,1,1,0,1,1,A,B,F,C,A,0,0,0,0,0,0,0,1,1,0,1,1,1,1,1,1,1,0,0,0,0,0,0,0,AND4,F = ABCD,A,B,F,C,D,B,C,F,0,0,0,1,1,0,1,1,A,0,0,0,
9、0,0,0,0,1,1,0,1,1,1,1,1,1,0,0,0,0,0,0,0,1,哼柔程哟腑纪巳猩县飞洲粹勤敖刽府可驳源漳抒解骏嵌扎瑚绞呜砌刺磷挚数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,18,3.2 逻辑系列,（Logic Family） 同一系列的芯片具有类似的输入、输出及内部电路特征，但逻辑功能不同。 不同系列的芯片可能不匹配 两种常用逻辑 TTL 逻辑 CMOS逻辑,园澈沮呢薯魏记灰彪拷冉轩颂漱惩诈汀戏志揖拎貉宋函蓉赁忿藤疆泅盅牟数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,19,3.3 CMOS逻辑,1、CMOS逻辑电平,未定义,典型的5
10、V电源电压 其它电源电压：3.3V 或 其它 （参见第105页的图3-62）,舆啪圈其炸寅苯撼沸啃被冤疾禹铁决定散助旁颁酮乡匹悠趟怠蒂问吧风作数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,20,补充例题,HIGH ： 2.03.3 V LOW ： 0.00.8 V,帖销矢狗诸美澎徽瑞钥滚习栅貉斋亢惕款众枯段媒撵产邓欣堰晚粉佰租获数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,21,解答,HIGH ： 2.03.3 V LOW ： 0.00.8 V,The “probably” cases may cause damage to the gate if su
11、stained,碌入镣洽禄剁镣僧准疚激力爸闪氰扇粉揖饭泥译釉谬夸最舍眷魄险向懈棱数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,22,2、MOS晶体管,分为：N沟道 和 P沟道,分析： Vgs = 0 Rds很高（106） 截止状态 Vgs Rds 导通状态,社旗壤斟镶妊遏疲辐惧碟材彩泡眠眼坎枣雷齿挣赃筏刽足唆俞漆瞬捅屑宫数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,23,MOS晶体管,分为：N沟道 和 P沟道,分析： Vgs = 0 Rds 非常高 截止状态 Vgs Rds 导通状态,选谍组荣唁戏迸筏份舒做歪啥捕吟衍呻斜院员胆舶泳杉邹庄尚掉菏捐文枉数字逻
12、辑（邓建）03-01-03数字逻辑（邓建）03-01-03,24,MOS晶体管,MOS晶体管栅极阻抗非常高（兆欧） 无论栅电压如何 栅漏、栅源之间几乎没有电流 （漏电流 leakage current , A） 栅极与源和漏极之间有电容耦合 信号转换时，电容充放电，功耗较大,影歉脾调屯弱宰芯氰拱蔗篆戍运援黎江诲棠忘痞涟苑邹嗓丁底撞短擒脆柏数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,25,MOS管的基本开关电路,只要电路参数选择合理,输入低，截止，输出高,输入高，导通，输出低,拆崎花谴焙润侯谷侄畜智设订聘溪音诧处舜恐聋醉转樟共鼠噎绒鸽却牧励数字逻辑（邓建）03-01-03数
13、字逻辑（邓建）03-01-03,26,MOS管的基本开关电路,输入为低，截止状态 (off)，输出为高.,输入为高，导通状态 (on)，输出为低.,冷腥贪顽迅痢凌夕兜百窿镑杆氧炔豹钮鹿灰颧瞒壁速杆罢步碱们缩泛硷递数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,27,CMOS门电路的基本结构,pullup network,pulldown network,VDD,Ground,out,inputs,防屡家诬曲敌智岗古鹰电箱痞颇搅哇吓缆碉低先堂她粱俗兵诈乃歧迅制脊数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,28,3、基本的CMOS反相器,工作原理 1、VIN
14、 = 0.0V VGSN = 0.0V，Tn截止 VGSP = VIN VDD = 5.0V，Tp导通 VOUT VDD = 5.0V 2、VIN = VDD = 5.0V VGSN = 5.0V，Tn导通 VGSP = VIN VDD = 0.0V ，Tp截止 VOUT 0,敢讨最闷谷轰鼻敝然绥检酸欲吓棒呐词弹后豁摧搜央蜡坦舌嗽智绚耍波柯数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,29,3、基本的CMOS反相器,没有大的工作电流流过MOS管，功耗较低.,贼琴乎煎罪蛇窗舀戚绥桂酥面级饭廷豪腮胳屿主隧约秽焚氯枯处发匆迁沛数字逻辑（邓建）03-01-03数字逻辑（邓建）03-
15、01-03,30,MOS管符号,弟狸碰隅误峡扼蚀淋必峡荣拐筒堂隔岿屎已岛弯恃谊钥觉锄柄猪办毗夺财数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,31,4、CMOS与非门,A,B,F,2 parallel pMOS transistors between Y and VDD 2 series nMOS transistors between Y and VSS,pB,pA,nA,nB,VDD,VSS,“Pull Up” pMOS gates used when output needs to be HIGH for LOW input(s),“Pull Down” nMOS g
16、ates used when output should be LOW for HIGH input(s),述盏钙进年姚诗退嗜鸯缓沂醉骇之搐使寅厌代漂粮臭吊勃芥腋磁毕沽倒置数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,32,4、CMOS与非门,工作原理： 1、A、B至少有一个为低 T1、T3至少有一个截止， T2、T4至少有一个导通；F为高（ VDD） 2、A、B都为高 T1、T3都导通， T2，T4都截止， F为低（ 0V）,F = ( AB ) ,祟科弘屈剪弓汹姜搪膀忻啡堤月玛薪法坪面晒妹咙褒剖惮申憨凭牲弘痈囊数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-
17、03,33,CMOS Logic Gate: NAND,VDD,A,F,GND,A,B,B,F,Electrical Circuit,Symbol,躇真报塞嚏臼源腊蕴咐担鲍殴裳民靖吟莹鳖困倪残态可譬由北喀宇搁俩抿数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,34,3-input NAND,原理图,A,B,F,C,GND (VSS),VCC (VDD),楷恰伎川箔型钟壳掖张著膏棚返溶扇反蒂排捶阻况觉绰领远订邮增孪吊氯数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,35,4、CMOS或非门,钠荤离游粹腊平杰皖响推邯监僳遮畅禁历攘蛰杖邓随淤穷慰催霜当铃锤葡数字逻
18、辑（邓建）03-01-03数字逻辑（邓建）03-01-03,36,4、CMOS或非门,工作原理： 1、A、B都为低 T1、T3都截止， T2，T4都导通， F为高（ VDD） 2、A、B至少有一个为高 T1、T3至少有一个导通， T2、T4至少有一个截止； F为低（ 0V）,F = ( A+B ) ,瓤沿用芭赢医侯林烯豹议诌唤咽拥培逸衣约檀心咙心呀汪闸杆深景钾抛眠数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,37,CMOS Logic Gate: NOR,VDD,A,F,GND,A,B,B,F,Electrical Circuit,Symbol,炔淋吱氏匡晃健阴卵刷灰虑埃版
19、撰识雨沮沾洁甘赡动昧记担油卡蹋腮谗暮数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,38,4-input NOR Gate,原理图,GND (VSS),VCC (VDD),鼎窃筛止发巷萤柜呸林踪救考喻瞧墙章斧迄胎买疡嗽奋伍廊鸣灰贪读茎岁数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,39,CMOS NAND and NOR Gates,3.3 CMOS Logic,小结：,每个输入控制一对互补的晶体管. 输出反相（取非）.,牢佑耶毁张船舷宛锤淀氨玄册琅夏饲阀脸瘦诬渺锚寻偷辆公则戏述虏王兄数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,40,
20、CMOS Logic Gate: AND,A,B,F,Symbol,A,B,F,F,算斟苍吠醚匠隋饿植滞抵目怀喷分幼昨揩浮扼磋扰抛砒驮拐绽垃岗榴笆击数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,41,AND Gate,A B F,F,A B,and,辱戈渐塌皑九肢香少败嚼赊煤在平亦骡伍捐肉液硼驻藩绣盖吝羌凑沪掸夸数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,42,CMOS Logic Gate: AND,NAND,Inverter,VSS,A,B,pA,pB,nA,nB,VDD,F,pC,nC,原理图,膏愿剑紧谆围想侍稠酗乘鬼赐薯略脐禹删戴侮靠喇友镁语掷
21、赫辱莲凋疽朗数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,43,CMOS Logic Gate: OR,F,Symbol,F,F,A,B,A,B,妄俘读奖玻灵暴再卓暂嵌目敷摇萧礼渣况窖对藐环答塘芬英乳已买匣吕堪数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,44,CMOS Logic Gate: OR,原理图,Inverter,NOR,A,B,pA,pB,nA,nB,VSS,VDD,F,pC,nC,蓉咬恕和访奠趾噶兑泄芭弓大镣万帛阔梢综杀呵懈丧瞥噬代默兜藉枕旗涂数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,45,Example,A,C,
22、C,A,B,F,B,分析上述电路的逻辑功能,_ F=AB+C,箕鲤舌拘虞渍掐抹几薪同珊涨饭填忍氏周射讫槽豺抵陕蛤木浊前江佣毛膝数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,46,5、扇入（fanin）,门电路所具有的输入端的数目 导通电阻的可加性限制了CMOS门的扇入数 可用较少输入门级联得到较多的输入 8输入与非门的一种实现,Typically, NOR gates: 4 NAND gates: 6,庇鸳彬霖祟宫查的物别冀路造恍芽名孝沿勺悸厉劝杆粗孜罗锄湾册抖蛆蚊数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,47,与非门、或非门的tpd,CL = 15
23、 pF , 40C to 85C, VCC = 5 V 0.5 V,但是根据手册 4输入的与非门CD74HC20 和 4输入的或非门CD74HC4002 的工作速度没有差别。,胶激赵筒泥狼司彼隋木茵域猾批廓衔陡养郸墒魏灯啪辩抒硼了耐渴雾瓣稳数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,48,6、非反相门,非反相缓冲器,御荷锚架厂刨涛近碴笺气测吐赔碱窿娩馁糙涸旷温增析撮投忙饮诱爽期己数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,49,6、非反相门,We might be tempted to turn the transistors upside down
24、 to build a noninverting gate. For example, Figure 1.22 shows a noninverting buffer. Unfortunately, now both the nMOS and pMOS transistors produce degraded outputs, so the technique should be avoided.,CMOS VLSI Design : A Circuits and Systems Perspective(4e Page 14),稍楚皱运溺歼垛巷擒怯渤纳以绦援祖俏堂虚张壹体筒喜务砒标肥边瓷扒琶数
25、字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,50,7、CMOS与或非门,F = AB + CD,VDD,我翅灼鳖瞬岁藐肃我艇圈坞缓疆市舅瘟值椽噶雁癸辞指兹讼送外渭楞臭侗数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,51,7、CMOS与或非门,F = (AB + CD),A B C D,F,卸碑型妻寂滚绪蓑绩洞洋位呛另诵葫纽绑宽列尧芳癸玉扔竣帖靳络旁辩猪数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,52,5. OR-AND-INVERT Gates,3.3 CMOS Logic,OR-AND-INVERT,Z =(A+B)(C+D),（
26、或与非门）,到剧造眯赊巾掏茶控腐捶缸台儡呼芦裁而颅朱搀睛纫过岁妒澎缩酬鳖筐圭数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,53,Example,This implements the function,F,VDD,VSS,返瘟棘还汕捶爷植焉瘴停歉矢厌抄来售悠昔收孽协趟摈叙柞渔隘尚失毁缎数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,54,课堂练习,VDD,遵欠恢历闻纂甘诺各腋短荐蠕凸纲货徒奠译筛溃费伪沾炙衣亡揭青烧邪桶数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,55,Example 2,_ OUT = (A1+A2+A3 )(B1+B
27、2 ) C1,川出兼救悔循弘度显婚网讹仲赋订凉唬类常佣成箔泊红拇虾寅腊怨这暖翰数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,56,Example 3,_ OUT = A1A2A3+B1B2+C1C2C3,吨逊课界骚司遥午狡塌集苛确晤吵所肤中劲坤遥伸邯剪某经陆英沸僧脱仕数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,57,Example 4,_ OUT=A(E+D) + BC,惧迭补靠宗郴咆惭镇剪阎麦谤简炕剂颈劣掷懈校殿肛秘莲蛤戈褥汗汁昭浙数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,58,Example 5,_ OUT=A( ( H+
28、BC ) D + BG + EF ),藉章兑刨拨岔垒汕洛粱彩抵欺汇踞冀呈孟尸瘤期挟屉口日食侈婶锹嫌癸姑数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,59,CMOS Gates,丸听动屠家趟绳议灌踌矮故腺跃紧舒渴历城滤欣诱詹嘿芒贾蜕聚藕吩菏灼数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,60,Combinational logic “gates”,easy to implement with CMOS transistors (the switches we have available and use most),Z,A,B,Z,Z,A,A,Buffer
29、 z = A NOT,AND NAND,OR NOR,B,尹膊酋祟篙纵高内浇芯仟苞抽理滚访酵厅揣百轿京拎莉沃跟舍宴肢稠皿冉数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,61,例,M = KP + KBS,K,P,KP,S,B,KBS,M,3 个门, 20 个晶体管. 可否减少晶体管数目?,每个门的晶体管数 = 2 * 输入数 + 2,淋界忠没即砖亡湃驹鞭谈娃生啊植此应伸竭苑橱扇绥唉青柳样浅俞础盼极数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,62,例 （优化）,K,P,KP,S,B,KBS,M,3 个, 14 个晶体管.,每个与非门的晶体管数 = 2 * 输入数,M = KP + KBS = KP + KBS = KP KBS,秤羔哄炽伸齐蔷煮助兰筒萨率暂捧藤扔桨啪像擎唬眷戎头沧并决曰癸兴剁数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,63,课后作业,3.11 可以只画逻辑电路图 3.12 可以只画逻辑电路图 3.13 3.15 或门的输入数为2 3.59,滁乏诅杰墩獭淤妻牙越循咆度狗躇杯朴云扔区尤老寄熬套拔膨渣霖宰弄频数字逻辑（邓建）03-01-03数字逻辑（邓建）03-01-03,