《最新数字电子技术基础电子教案——第4章触 发 器.docx》由会员分享，可在线阅读，更多相关《最新数字电子技术基础电子教案——第4章触 发 器.docx（10页珍藏版）》请在三一文库上搜索。
1、第4章触 发 器在数字系统中，除了广泛使用数字逻辑门部件输出信号。还常常需要记忆和保存这些数字二进制数码信息，这就要用到另一个数字逻辑部件：触发器。数字电路中，将能够存储一位二进制信息的逻辑电路称为触发器（flipflop）。它是构成时序逻辑电路的基本单元。4.1 触发器的电路结构及工作原理4.1.1基本 RS 触发器基本 RS 触发器是构成各种功能触发器的最基本的单元，故称基本触发器。1.电路结构和工作原理（1）电路结构基本 RS 触发器是由两个与非门 G 、G 交叉耦合构
2、成的。 其逻辑图和逻辑12符号如图 4.1 所示。它与组合电路的根本区别在于，电路中有反馈线。（2）工作原理基本 RS 触发器特点如下。 触发器的次态不仅与输入信号状态有关，而且与触发器的现态有关。 电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变。 在外加触发信号有效时，电路可以触发翻转，实现置 0 或置 1。在稳定状态下两个输出端的状态必须是互补关系，即有约束条件。还可以用或非门的输入、输出端交叉耦合连接构成置 0、置 1 触发器。其
3、逻辑图和逻辑符号如图 4.2 所示。综上所述，基本 RS 触发器具有复位（Q=0）、置位（Q=1）、保持原状态 3 种功能，R 为复位输入端，S 为置位输入端，可以是低电平有效，也可以是高电平有效，取决于触发器的结构。4.1.2同步 RS 触发器在实际应用中，常需要用一个像时钟一样准确的控制信号来控制同一电路中各个触发器的翻转时刻，这就要求再增加一个控制端。通常把控制端引入的信号称为时钟脉冲信号，简称为时钟信号，用 CP（Clock Pulse） 表示。1.同步&#
4、160;RS 触发器的电路结构和工作原理（1）电路结构（2）逻辑功能分析同步 RS 触发器的状态转换分别由 R、S 和 CP 控制，其中，R、S 控制状态转换的方向，即转换为何种次态；CP 控制状态转换的时刻，即何时发生转换。2.触发器逻辑功能描述方法（1） 特性方程触发器次态 Qn+1 与输入状态 R、S 及现态 Qn 之间逻辑关系的最简逻辑表达式称为触发器的特性方程。（2） 驱动表所谓驱动是指已知某时刻触发器从现态
5、0;Qn 转换到次态 Qn+1， 应在输入端加上什么样的信号才能实现。驱动表是用表格的方式表示触发器从一个状态变化到另一个状态或保持原状态不变时，对输入信号的要求。（3） 状态转换图状态转换图是描述触发器的状态转换关系及转换条件的图形，它表示出触发器从一个状态变化到另一个状态或保持原状态不变时，对输入信号的要求。它形象地表示了在 CP 控制下触发器状态转换的规律。同步 RS 触发器的状态转换图如图 4.7 所示。（4） 时序波形图触发器的功能也可以用输入、输出波形图直观地表现出来。反映
6、时钟脉冲CP、输入信号 R、S 及触发器状态 Q 对应关系的工作波形图叫时序图。同步 RS触发器的时序图如图 4.8 所示。画 Q 波形时要注意：a.Q 初始状态没有给定时，可以预先假设。b.根据状态表、状态图或特性方程确定次态。c.时钟电平控制。在 CP1 期间接收输入信号，CP0 时状态保持不变，与基本RS 触发器相比，对触发器状态的转变增加了时间控制。综上所述，描写触发器逻辑功能的方法主要有特性表、特性方程、驱动表、状态转换图和波形图（又称时序图）等
7、 5 种。它们之间可以相互转换。3.触发器初始状态的预置异步置位端和异步复位端, 具有最高的优先级。如图 4.9 所示。4. D 锁存器（双稳态锁存器）为了解决 R、S 之间有约束的问题，可将同步 RS 触发器接成 D 锁存器的形式。图 4.10D 锁存器的逻辑图5.同步触发器存在空翻的问题对触发器而言，在一个时钟脉冲作用下，要求触发器的状态只能翻转一次。而同步触发器在一个时钟周期的整个高电平期间（CP=1）， 如果 R、S&
8、#160;端输入信号多次发生变化，可能引起输出端状态翻转两次或两次以上，时钟失去控制作用，这种现象称“ 空翻” 现象，如图 4.11 所示。图 4.11同步 RS 触发器的空翻波形要避免“空翻”现象，则要求在时钟脉冲作用期间，不允许输入信号（R、S）发生变化；另外，必须要求CP 的脉宽不能太大，显然，这种要求是较为苛刻的。由于同步触发器存在空翻问题，限制了其在实际工作中的作用。为了克服该现象，对触发器电路作进一步改进，进而产生了主从型、边沿型等各类触发器。4.1.3主从触发器和边沿触发器主从触发器由两级触发器构成，
9、其中一级直接接收输入信号，称为主触发器，另一级接收主触发器的输出信号，称为从触发器。两级触发器的时钟信号互补。1.主从 JK 触发器（1）电路结构如图 4.12 所示，从整体上看，该电路上下对称，它由上、下两级同步 RS 触发器和一个非门组成。图 4.12主从 JK 触发器（2）工作原理由此可见，触发器的状态转换分两步完成： CP=1 期间接受输入信号，而状态的翻转只在 CP 下降沿发生，克服同步 RS 触发器空翻现象。（3）逻辑功能分析基于主从
10、型 JK 触发器的结构，分析其逻辑功能时只需分析主触发器的功能即可。J=0,K=0 时，触发器保持原态不变；J=0,K=1 时，触发器置 0；J=1,K=0 时，触发器置 1；J=1,K=1 时，触发器翻转。（4）主从 JK 触发器存在的问题一次变化现象如图 4.14 所示，假设触发器的现态 Qn=0，当 J=0，K=0 时，根据 JK 触发器的逻辑功能应维持原状态不变。但是，在 CP=1 期间若遇到外界干
11、扰，使 J 由 0变为了 1，主触发器则被置成了 1 状态。当正脉冲干扰消失后，输入又回到 J=K=0，此时主触发器维持已被置成的 1 状态。当 CP 脉冲下降沿到来后，从触发器接收主触发器输出，状态变为 1 状态，而不是维持原来的 0 状态不变。图 4.14主从 JK 触发器的一次翻转2.边沿触发器边沿触发器不仅将触发器的触发翻转控制在 CP 触发沿到来的一瞬间，而且将接收输入信号的时间也控制在
12、 CP 触发沿到来的前一瞬间。因此，边沿触发器既没有空翻现象，也没有一次变化问题，从而大大提高了触发器工作的可靠性和抗干扰能力。（1）电路结构与工作原理图 4.15D 触发器的逻辑图综上所述，该触发器是在 CP 上升沿前接受输入信号，上升沿时触发翻转，上升沿后输入即被封锁，即该触发器接受输入数据和改变输出状态均发生在 CP的上升沿，因此称其为边沿触发方式。由于其完成的是 D 型触发器的逻辑功能，因而称边沿触发的 D 触发器。（2） 逻辑功能描述=D 触发器的特性方程
13、为：Qn+1 D，由于它的新状态就是前一时该输入状态，故又称此触发器为数据触发器或延迟触发器。状态转换图如图 4.16 所示。4.2触发器的功能分类及相互转换4.2.1触发器的功能分类从前几节的分析可以看出，触发器信号输入的方式不同（有单端输入的，也有双端输入的），触发器的状态随输入信号翻转的规律也不同，因此，它们的逻辑功能也不完全一样。1.按照逻辑功能分类按照逻辑功能的不同特点，通常将时钟控制的触发器分为 RS、JK、D、T 4种类型。如果将 JK 触发器的 J 和 K 相连作为&#
14、160;T 输入端就构成了 T 触发器，如图4.18 所示。图 4.18用 JK 触发器构成的 T 触发器2.按照电路结构分类触发器按照电路结构不同，可以分为基本 RS 触发器、同步触发器、主从型触发器、边沿触发器等几种类型。触发器的电路结构不同，其触发翻转方式和工作特点也不相同。具有某种逻辑功能的触发器可以用不同的电路结构实现，同样，用某种电路结构形式也可以构造出不同逻辑功能的触发器。4.2.2 不同类型时钟触发器的相互转换触发器按功能分有 RS、JK、D、T、T
15、 5 种类型，但最常见的集成触发器是JK 触发器和 D 触发器。T、T触发器没有集成产品，需要时，可用其他触发器转换成 T 或 T触发器。JK 触发器与 D 触发器之间的功能也是可以互相转换的。所谓逻辑功能的转换，就是将一种类型的触发器，通过外接一定的逻辑电路后转换成另一类型的触发器。触发器类型转换的示意图如图 4.19 所示。图 4.19触发器类型转换示意图转换步骤为： 写出已有触发器和待求触发器的特性方程。 变换待求触发器的特性方程
16、，使之形式与已有触发器的特性方程一致。 比较已有触发器和待求触发器的特性方程，根据两个方程相等的原则求出转换逻辑。 根据转换逻辑画出逻辑电路图。1.从 JK 触发器转换成其他功能的触发器（1）从 JK 型到 D 型的转换（2）从 JK 型到 T（T）型的转换（3）从 JK 触发器到 RS 触发器转换图 4.20JK 触发器转换成其他功能的触发器2.从 D 触发器转换成其他功能的触发器（1）从 D 型到 JK 型的转换（2）从 D 型到 T 型的转换（3）从 D 型到 T型的转换图 4.22D 触发器转换成其他功能的触发器