基于AD9833的信号发生器的设计与实现.docx

1、摘 要 毕业设计的核心问题是设计信号发生器，使之输出不同频率的正弦波、三角波和方波，并通过按键切换输出的波形，也可改变频率以及频率变化的步进。本方案选择了AD9833作为核心芯片，并与低功耗单片机MSP430结合，设计一款简易的高精度频率信号发生器，具有体积小功耗低等优点。AD9833是AD公司生产的一款采用DDS技术、低功耗、可编程波形发生器。本课题介绍了用AD9833设计信号发生器的基本框架，详细阐述了该芯片的基本性能和使用方法，分析了它与MSP430结合产生波形的具体措施。并且对DDS这一技术做了比较详细的分析，也展望它的发展前景。关键词：AD9833；MSP430；DDS技术；信号发生

2、器ABSTRACT The main aim of this thesis is to design the signal generator, so it can output sine wave ,triangle wave and square wave in different frequency,. The output waveform can be changed through the switch buttons, so are the frequency and the frequency change step. The program selected the AD98

3、33 as a core chip, and combined with low power consumptive MSP430，to design a simple high-precision frequency signal generator with small size and low power consumption. AD9833 is manufactured by ADI using a DDS technology and it is a low power consumptive and programmable waveform generator. This t

4、opic describes the basic framework of the AD9833 signal generator. And it also described the basic properties of the chip and the use of methods in detail as well as the specific measures of generating waveforms combined with MSP430. As to the DDS technology, the thesis gives a detailed analysis and

5、 forecasts its future development.Key words：AD9833；MSP430；DDS technology；signal generator目 录1 引言12 概述22.1 信号发生器系统概述22.2 DDS技术22.3 本设计方案思路42.4 技术指标和需要解决的主要问题43 总体设计63.1 AD9833的介绍和外围设备63.2 MSP430的介绍93.3 MSP430与89C51的比较114 硬件设计134.1 信号的产生与控制部分电路134.2 人机交互电路164.3 波形处理电路174.4 供电电路195 软件设计215.1 总体方案215.2

6、程序流图225.3 各模块说明226 调试与制作306.1 硬件电路的布线与焊接306.2 调试307 结论35致谢36参考文献37附录381 引 言 随着电子技术的发展，要求信号的频率越来越准确和越来越稳定，一般振荡器已不能满足系统设计的要求。晶体振荡器虽然具有高准确度和高稳定度，但其频率变化范围很小，而且频率值也不高，很难满足通信、雷达、测控、仪器仪表等电子系统的需求，这就需要应用频率合成技术来满足这一要求。直接数字频率合成（DDS）技术继1971年问世以来1，由于它低成本、低功耗、高分辨率、频率切换时间短、相位连续、相噪低、结构简单、体积小等诸多优点，在电信和电子仪器领域得到了越来越广泛

7、的应用。AD9833是AD公司生产的一款采用DDS技术、低功耗、可编程波形发生器，器件采用MSOP封装，非常小巧，外围电路简单，通过SPI接口和单片机相连，编程可生成正弦波、三角波、方波，输出频率和相位都可通过软件编程，易于调节。本课题主要是基于DDS芯片AD9833的一款简易信号发生器2，由MSP430单片机通过3个SPI接口控制AD9833产生各种频率的正弦波、三角波、方波，经放大整形电路后输出，并通过独立的按键切换输出的波形，也可改变频率以及频率变化的步进。该系统以低功耗为出发点，用超低功耗单片机MSP430作为主控芯片,选用低功耗芯片AD9833为信号产生芯片。且使用DDS器件，具有体

8、积很小，电路简单的优点，整个系统可以做得很小，甚至可以作为手持设备使用，这就正好满足了当前技术的需要。此也为这次设计的两个创新点。2 概述2.1 信号发生器系统概述 信号发生器是一种常用的信号源，广泛应用于电子电路、自动控制和科学试验领域。它是一种为电子测量和计算工作提供符合严格技术要求的电信号设备。传统信号发生器的三种设计方法分别是：（1）用分立元件组成的函数发生器：通常是单函数发生器且频率不高，其工作不很稳定，不易调试；（2）由晶体管、运放IC等通用器件制作，更多的则是用专门的函数信号发生器IC产生，它们的功能较少，精度不高，频率上限只有300kHz，无法产生更高频率的信号，调节方式也不够

9、灵活，频率和占空比不能独立调节，二者互相影响；（3）利用单片集成芯片的函数发生器：能产生多种波形，达到较高的频率，且易于调试，如美国美信公司开发的新一代函数信号发生器ICMAX038，它克服了（2）中芯片的缺点，可以达到更高的技术指标，是上述芯片望尘莫及的。MAX038频率高、精度好，因此它被称为高频精密函数信号发生器IC。在锁相环、压控振荡器、频率合成器、脉宽调制器等电路的设计上，MAX038都是优选的器件。 但一般传统的信号发生器都采用谐振法，即用具有频率选择性的回路来产生正弦振荡，获得所需频率。本次毕业设计的信号发生器基于一款DDS芯片即AD9833，相比于传统的设计方法，它有诸多优势。

10、基于DDS技术的信号发生器即利用频率合成技术制成的信号发生器，也称为合成信号发生器，具有输出频率稳定、准确，波形质量好和输出频率范围宽等一系列独特的优点。 2.2 DDS技术 直接数字合成技术是美国学者于1971年提出的，即以全数字技术，从相位概念出发直接合成所需波形的一中新的频率合成原理，称之为直接数字频率合成器(Direct Digital Synthesis)。这是频率合成技术的一次重大革命。它的基本原理就是利用采样原理，通过查表法产生波形。但是限于当时微电子技术和数字信号处理技术的限制，DDS并没有得到足够的重视，随着现代超大规模集成电路集成工艺的高速发展，使得数字频率合成技术得到了质

11、的飞跃，它在相对带宽、频率转换时间、相位连续性、正交输出、高分辨率以及集成化等一系列性能指标方面，已远远超过了传统频率合成技术所能达到的水平。但是由于DDS数字化实现的固有特点，决定了其输出频谱杂散较大。从20世纪80年代末开始通过深入的研究认识了DDS杂散成因及其分布规律后，对DDS相位累加器进行了改进，ROM数据进行了压缩，使用了抖动注入技术以及对DDS工艺结构和系统结构进行了改进。DDS技术建立在采样在采样定理的基础上，它首先对需要产生的信号波形进行采样和量化，然后存入存储器作为待产生信号波形的数据表。输出信号波形时，电路在一个高稳定时钟控制下从数据表中依次读出信号波形的数据，产生过数字

12、化的信号，这个信号再通过DAC转换成所需的模拟信号波形。具体原理框图如图2-1所示。它的核心是相位累加器，由N位加法器与N位相位寄存器构成，类似一个简单的计数器。加法器将频率控制字与累加寄存器输出的累加相位数据相加，把相加后的结果送至累加寄存器的数据输入端。这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位累加。由此可以看出，相位累加器输出的数据就是合成信号的相位，相位累加器的溢出频率就是DDS输出的信号频率。将相位寄存器的输出与相位控制字相加得到的数据作为一个地址对正弦查询表进行寻址，查询表把输入的地址相位信息映射成正弦波幅度信号，通过D/A变换器把数字量变成模拟量，再经过低通滤波器

13、平滑并滤除不需要的取样分量，以便输出频谱纯净的正弦波信号。在参考频率为fs的情况下，DDS系统输出信号的频率fo为3： （2-1）输出信号的频率分辨率fo为： （2-2） 图2-1 DDS技术的原理框图 相对于其他信号波形产生技术，DDS技术具有输出信号的采样频率固定、频率稳定性高、信号频率转换时间输出相位连续、全数字化、可编程和易于控制等优点。但还是有两点不足之处：（1）散分量丰富。这些杂散分量主要由相位舍位、幅度量化和DAC的非理想特性所引起，如图2-2所示。因为在实际的DDS电路中，为了达到足够小的频率分辨率，通常将相位累加器的位数取大。但受体积和成本的限制，即使采用先进的存储方法，RO

14、M的容量都远小于此，因此在对ROM寻址时，只是用相位累加器的高位去寻址，这样不可避免地引起误差，即相位舍位误差。另外，一个幅值在理论上只能用一个无限长的二进制代码才能精确表示，由于ROM的存储能力，只采用了有限比特代码来表示这一幅值，这必然会引起幅度量化误差。另外，DAC的有限分辨率以及非线性也会引起误差。所以对杂散的分析和抑制，一直是国内外研究的特点，因为它从很大程度上决定了DDS的性能。图2-2 DDS掺杂模型 （2）频带受限。由于DDS内部DAC和ROM的工作速度限制，使得DDS输出的最高频率有限。目前市场上采用CMOS、TTL等工艺制作的DDS芯片工作频率一般在几十MHz至几百MHz。

15、但随着高速GaAs器件的出现，频带限制已明显改善，芯片工作频率可达到2GHz左右。2.3 本设计方案思路该信号发生器由MSP430单片机，AD9833芯片，5110液晶显示模块，独立按键，放大整形电路等构成。由MSP430单片机通过3个SPI接口控制DDS芯片AD9833产生各种频率的正弦波、三角波、方波，经放大整形电路后输出。通过5110液晶模块和独立按键进行人机交互。系统上电后检查启动按键是否按下，当启动按下被按下时，启动各个模块，与此同时检查被按下的按键值。当检查到不同的按键被按下时，由MSP430通过SPI控制AD9833进行相应的改变。2.4 技术指标和需要解决的主要问题所需达到的技

16、术指标： (1) 能产生正弦波、三角波和方波信号，并通过按键切换信号类型； (2) 通过按键可以以一定的步进改变频率； (3) 正弦波所能达到最高频率为5MHz。需要解决的主要问题： (1）虽然MSP430单片机具有硬件SPI总线功能，但是一次只能传输8位数 据位，而AD9833在接收数据时是16位数据位，因此，需要用软件模拟 SPI总线，如同软件模拟I2C总线； (2)AD9833在接收16位数据时是高位在前，低位在后； (3)先发送控制寄存器字然后发送想要的频率字；(4)发送数据前必须把FSYNC置成低电平，发送完以后把FSYNC置成高电 平； (5)当对AD9833初始化时，为了避免DA

17、C产生虚假输出，RESET必须置为 1，直到配置完毕，需要输出时才将RESET置为0。RESET为0后的8一 9个MCLK时钟周期就可在DAC的输出端观察到波形。3 总体设计本信号发生器的设计基于一款DDS芯片即AD9833，使用的单片机是超低功耗的MSP430，两者一结合，体现了该系统体积小功耗低的两大特色。由MSP430单片机通过3个SPI接口控制AD9833产生各种频率的正弦波、三角波、方波，经放大整形电路后输出，并通过5110液晶模块和独立按键进行人机交互。按键的切换不仅可以改变波形的输出方式，而且可以设置波形的频率和频率变化的步进。系统的总体框图如图3-1所示。图3-1 系统的总体框

18、图3.1 AD9833的介绍和外围设备 AD9833是一款采用DDS技术、低功耗、可编程波形发生器4 5，器件采用MSOP封装，非常小巧，外围电路简单，仅需要1个外部参考时钟、一个低精度电阻器和一个解耦电容器，通过SPI接口和单片机相连，编程可生成正弦波、三角波、方波。输出频率和相位都可通过软件编程，易于调节。AD9833的主频时钟为25MHz时，精度为0.1Hz，主频时钟为1MHz时，精度可以达到0.004Hz。AD9833的引脚图如图3-2所示，各引脚的功能如表3-1所示。图3-2 AD9833的引脚图引脚号符号功能说明1COMPDAC偏移引脚，该脚用来为DAC偏移解耦2VDD电源电压3C

19、AP/2.5V数字电路电源端4DGND数字地5MCLK主频数字时钟输入端6SDATA串行数字输入7SCLK串行时钟输入8FSYNC控制输入，低电平有效9AGND模拟地10VOUT输入频率（）表3-1 AD9833的引脚功能 AD9833内部电路主要有数控振荡器(NCo)、频率和相位调节器、正弦只读存储器(sineROM)、数模转换器(DAC)、电压调整器。其核心是28位的相位累加器，它由加法器和相位寄存器组成，每来1个时钟，相位寄存器以步长增加相位寄存器的输出与相位控制字相加后输人到正弦查询表地址中。正弦查询表包含1个周期正弦波的数字幅度信息，每个地址对应正弦波中0-360。范围内的1个相位点

20、查询表把输人的地址相位信息映射成正弦波幅度的数字量信号，驱动DAC输出模拟量。相位寄存器每经过2脚M个MCLK 时钟后回到初始状态，相应的正弦查询表经过一个循环回到初始位置，这样就输出了一个正弦波。输出正弦波频率为: （3-1） 其中，M 为频率控制字，由外部编程给定，其范围为0-。VDD引脚为AD9833的模拟部分和数字部分供电，供电电压为2.3V一5.5V。AD9833内部数字电路工作电压为2.5V。AD9833还具有休眠功能，就是没被使用的部分休眠，减少该部分的电流损耗，例如：若利用AD9833输出作为时钟源，就可以让DAC休眠，以减少功耗。AD9833有3根串行接口线，与SPI、QS

21、PI、MICROWIRE和DSP接口标准兼容，在串口时钟SCLK的作用下，数据是以16位的方式加载到设备上，FSYNC引脚是使能引脚，电平触发方式，低电平有效。进行串行数据传输时，FSYNC引脚必须置低，要注意FSYNC有效到SCLK下降沿的建立时间t7的最小值。FSYNC置低后，在16个SCLK的下降沿数据被送到AD9833的输入移位寄存器，在第16个SCLK的下降沿FSYNC可以被置高，但要注意在SCLK下降沿到FSYNC上升沿的数据保持时间ts的最小和最大值。当然，也可以在FSYNC为低电平的时候，连续加载多个16位数据，仅在最后一个数据的第16个SCLK的下降沿的时将FSYNC置高，最

22、后要注意的是，写数据时SCLK时钟为高低电平脉冲，但是，在FSYNC刚开始变为低时，（即将开始写数据时），SCLK必须为高电平（注意t11这个参数）。如图6和图7是AD9833的主时钟时序和串行时序6 7 12 13 14 。图3-3 主时钟时序图3-4 串行时序 当AD9833初始化时，为了避免DAC产生虚假输出，RESET必须置为1（RESET不会复位频率、相位和控制寄存器），直到配置完毕，需要输出时才将RESET置为0；RESET为0后的89个MCLK时钟周期可在DAC的输出端观察到波形。 AD9833写入数据到输出端得到响应，中间有一定的响应时间，每次给频率或相位寄存器加载新的数据，都

23、会有78个MCLK时钟周期的延时之后，输出端的波形才会产生改变，有1个MCLK时钟周期的不确定性，因为数据加载到目的寄存器时，MCLK的上升沿位置不确定。 AD9833内部有5个可编程寄存器，其中包括3个16位控制寄存器，2个28位频率寄存器和2个12位相位寄存器。 其中16位控制寄存器供用户设置所需的功能。除模式选择位外，其他所有控制位均在内部时钟MCLK的下沿被AD9833读取并动作，要更改AD9833控制寄存器的内容，D15和D14位必须均为0。AD9833包含2个频率寄存器和2个相位寄存器，其模拟输出为： (3-2)其中：FREQEG为所选频率寄存器中的频率字。 该信号会被移相： (3

24、3)其中，PHASEREC为所选相位寄存器中的相位字。 AD9833可运作的主时钟频率高达25MHz。一般25 MHz的振荡器包含外部电路中，但是这振荡器也可以删除，如有需要可以连接到外部CMOS时钟上。图3-5为AD9833的外围电路15 16 17。图3-5 AD9833的外围电路3.2 MSP430的介绍 本次设计所用的单片机为超低功耗的MSP430F1498，图9为其引脚图。MSP430系列是一个16位的具有精简指令集的、超低功耗的混合型单片机，自1996年问世以来，由于它具有超低的功耗、丰富的片内外设和方便灵活的开发手段，已成为众多单片机系列中的一颗耀眼的新星。MSP430系列的单

25、片机的迅速发展和应用范围的不断扩大，主要取决于一下的特点：(1)强大的处理能力 MSP430系列单片机是一个16位的单片机，采用了精简指令集（RISC）结构，具有丰富的寻址方式（7种源操作数寻址，4种目的操作数寻址），简洁的27条内核指令以及大量的的模拟指令；大量的寄存器以及片内数据存储器度可以参加多种运算；还有高效的查表处理指令。（2） 有较高的处理速度 MSP430系列单片机在8MHz晶体驱动下指令周期为125ns。16位的数据宽度、125ns的指令周期以及多功能的硬件乘法器相配合，能实现数字信号处理的某些算法（如FFT等）。它的中断源较多，并且可以任意嵌套，使用时灵活方便。当系统处于省电

26、的备用状态时，用中断请求将它唤醒只用6ns。（3） 超低功耗 MSP430系列单片机之所以有超低的功耗，是因为其在降低芯片的电源电压及灵活而可控制的运行时钟方面都有其独到之处。首先，它的电源电压采用的是1.83.6V电压，因而可使其在1MHz的时钟条件下运行，芯片的电流会在200400uA左右，时钟关断模式的最低功耗只有0.1uA。其次，在MSP430系列中有两个不同的系统时钟系统：基本时钟系统和锁相环（FLL和PLL）时钟系统或DCO数字振荡器时钟系统。有的使用一个晶体振荡器（32768Hz），有的使用两个晶体振荡器。由系统时钟系统产生CPU和各功能所需要的时钟。并且这些时钟可以在指令的控制

27、下，打开和关闭，从而实现对总体功耗的控制。MSP430系列单片机共有一种活动模式（AM）和五种低功耗模式（LPM0LPM4）。（4） 系统工作稳定 上电复位后，首先由DCOCLK启动CPU，以保证程序从正确的位置开始执行，保证晶体振荡器有足够的起振和稳定时间。然后软件可设置适当的寄存器的控制位来确定最后的系统时钟频率。如果晶体振荡器在用做CPU时钟MCLK时发生故障，DCO会自动启动，以保证系统正常工作；如果程序跑飞，可用看门狗将其复位。（5） 丰富的片上外围模块 MSP430系列单片机继承了较丰富的片内外设，它们分别是看门狗（WDT）、模拟比较器A、定时器A（Timer_A），定时器B（Ti

28、mer_B）、串口0、1（USART0、1）、硬件乘法器、液晶驱动器、10位/12位ADC、I2C总线直接数据存储（DMA）、端口O（P0）、端口16（P1P6）、基本定时器（Basic Timer）等的一些外围模块的不同组合。这些片内外设为系统的单片机解决方案提供了极大的方便。图3-6 MSP430F149的引脚图 MSP430系列器件包含CPU、程序存储器（ROM和Flash ROM）、数据存储器（RAM）、运行控制、外围模块和振荡控制器以及倍频器等主要模块。因此它包含了计算机所有的部件，是一个真正的单片机（微控制器MCU）。在MSP430的16个寄存器中，程序寄存器PC、堆栈指针SP、状

29、态寄存器SR和常数发生器CG1、CG2这4个寄存器由特殊用途，如表2所示。除了R3/CG2和R2/CG1外，所有寄存器都可作为通用寄存器来用于所有制令操作。常数发生器是为指令执行时提供常数的，而不适用于存储数据的。对CG1、CG2访问的寻址模式可以区分常数的数据。MSP430的CPU是由16位的ALU、16个寄存器和一套指令控制逻辑组成，它内部有一组16位数据总线和16位的地址总线。 MSP430的存储器采用“冯纽曼结构”，因此RAM、ROM和全部外围模块都位于同一个地址空间内，即用一个公共的空间对全部功能模块进行寻址，在00000H0FFFFH这一范围。从高到低分别是：特殊功能寄存器、外围模

30、块、数据寄存器、程序寄存器和中断向量表，根据不同的型号其存储器的具体组织不一样。表3-2是型号为MSP430F149的存储器组织结构。表3-2 MSP430F149的存储器组织结构存储器大小/KB60中断向量地址0FFFFH-0FFE0H代码存储器地址01100H-0FFFFH信息存储器大小/B256信息存储器地址01000H-010FFH引导存储器大小/KB1引导存储器地址0C00H-0FFFH数据存储器大小/B2048RAM地址0200H-09FFH16位外围模块地址0100H-01FFH3.3 MSP430与89C51的比较 首先，89C51单片机是8位单片机，其指令是采用的被称为“CI

31、SC”的复杂指令集，共有111条指令。而MSP430单片机是16位的单片机，采用了精简指令集（RISC）结构，只有简洁的27条指令，大量的指令则是模拟指令，众多的寄存器以及片内数据寄存器都可参加多种运算。这些内核指令均为单周期之灵，功能强，运行的速度快。 其次，89C51单片机本身的电源电压是5V，有两种低功耗方式：待机方式和掉电方式。正常情况下消耗的电流为24mA，在掉电状态下，其耗电电流仍为3mA；即使在掉电方式下，电源电压可以下降到2V，但是为了保存内部RAM中的数据，还需要提供约50uA的电流。而MSP430系列单片机在低功耗方面的优越之处，则是89C51系列不可比拟的。 再者，89C

32、51系列单片机由于其内部总线是8位的，其内部功能模块基本上都是8位的，虽然经过各种努力其内部功能模块有了显著增加，但是受其结构本身的限制很大，尤其模拟功能模块部件的增加更显困难。MSP430系列其基本结构是16位的，同时在其内部的数据总线经过转换还存在8位的总线，再加上本身就是混合型的结构，因而对它这样的开放型的构架来说，无论扩展8位的功能模块，还是16位的功能模块，即使扩展模/数转换或数/模转换这类的功能模块也是很方便的。 基于MSP430系列单片机的上述优点，而且引进了Flash型程序存储器和JTAG技术，本次设计中选用了MSP430F149作为了主芯片。4 硬件设计4.1 信号的产生与控

33、制部分电路 信号的产生与控制部分由DDS芯片AD9833和单片机MSP430组成，用户通过键盘输入的信号要求被MSP430接收，并经其处理后将计算出的控制字传送给AD9833，由AD9833产生频率幅度可控的信号。4.1.1 AD9833系统电路 AD9833系统模块是整个系统的功能核心部分，由此模块可产生所需要的信号。为了产生所需信号，必须对其进行适当的设置。具体外围设备如图4-1所示。图4-1 AD9833的外围设备（1） 参考时钟 AD9833外围需要一个参考时钟，即在MCLK处接入一个晶振。因为当AD9833的主频时钟为25MHz时，精度为0.1Hz，主频时钟为1MHz时，精度可以达到

34、0.004Hz，而本次设计中对精度要求不高，为了提高AD9833的操作速度，此处选择了25MHz的有源晶振。有源晶振有4只引脚，是一个完整的振荡器，里面除了石英晶体外，还有晶体管和阻容元件9 。有源晶振不需要DSP的内部振荡器，信号质量好，比较稳定，而且连接方式相对简单（主要是做好电源滤波，通常使用一个电容和电感构成的PI型滤波网络，输出端用一个小阻值的电阻过滤信号即可），不需要复杂的配置电路。把有源晶振有个点标记的记为1脚，按逆时针（管脚向下）分别为2、3、4，它的通常的接法为一脚悬空，二脚接地，三脚接输出，四脚接电压。 （2）与单片机的连接AD9833有3根串行接口线，分别是FSYNC、S

35、CLK和SDATA，与SPI、QSPI、MICROWIRE和DSP接口标准兼容，在串口时钟SCLK的作用下，数据是以16位的方式加载到设备上，FSYNC引脚是使能引脚，电平触发方式，低电平有效。进行串行数据传输时，FSYNC引脚置低，在16个SCLK的下降沿数据通过SDATA引脚被送到AD9833的输入移位寄存器。因此，此处我们通过3个100的电阻进行限流，并将这3个引脚接到单片机MSP430的P3.4、P3.3和P3.2脚，通过单片机来控制AD9833。具体传输过程的时序如图4-2所示。图4-2 数据的传输时序（3）其他外围设备 AD9833的其他引脚用了诸多电容，主要是为了去藕和滤波，起到

36、稳定输入电压和输出波形的作用。 4.1.2 MSP430控制电路 本次设计所用的单片机为超低功耗的MSP430F149，MSP430系列是一个16位的具有精简指令集的、超低功耗的混合型单片机，它具有超低的功耗、丰富的片内外设和方便灵活的开发手段。运用单片机实现对DDS芯片的控制，具有编程控制方便、接口简单、成本低、容易实现系统小型化等优点，因此采用MSP430单片机作为控制核心模块向AD9833发送控制字。具体外围设备如图4-3所示。（1） 复位电路 MSP430的复位电路与一般的单片机相同，用两个阻值分别为1K和10K的电阻一个0.1u的电容和一个按键即可。当按键按下时，给RST引脚一个低电

37、平。此处的电容起到储能的作用。（2） 参考时钟 MSP430的时钟模块由低速晶体振荡器LFXT1、高速晶体振荡器XT2、数字控制振荡器DCO、琐相环FLL和增强型琐相环FLL+等部件组成。它的基本时钟模块有三个时钟输入源LFXT1CLK(低速32768Hz,高速450Hz到8MHz)、XT2CLK(450Hz到8MHz)、DCOCLK，提供以下三种时钟信号：ACLK辅助时钟(由LFXT1CLK信号经1、2、4、8分频后得到，可以由软件选作各个外围模块的时钟信号，一般用于低速外设)、MCLK系统主时钟（MCLK可由软件选择来自LFXT1CLK、XT2CLK、DCOCLK三者之一，然后经1、2、4

38、8分频得到，MCLK主要用于CPU和系统）和SMCLK子系统时钟（可由软件选自LFXT1CLK和DCOCLK，或XT2CLK和DCOCLK，然后经1、2、4、8分频得到,SMCLK主要用于高速外围模块）.系统频率与系统的工作电压密切相关（MSP430工作电压1.8V3.6V,编程电压2.7V3.6V）,所以不同的工作电压，需要选择不同的系统时钟。当两个外部振荡器失效时，DCO振荡器会自动被选作MCLK的时钟源。PUC信号之后，DCOCLK被自动选作MCLK和SMCLK的时钟信号，LFXT1CLK被选作ACLK的时钟信号，根据需要MCLK和SMCLK的时钟源可以另外设置。控制时钟模块的三个寄存

39、器为DCO控制寄存器DCOCTL、基本时钟系统控制寄存器1BCSCTL1、基本时钟控制寄存器2BCSCTL2。所以本单片机MSP430F149采用两个时钟输入，其中低频XT1输入为32KHz，高频XT2输入为16MHZ，XT2周围的两个电容有助于起振。图4-3 MSP430的外围设备（3） 报警电路 由于该系统设计时考虑到输出波的频率上限，而又可以人为地设置频率，因此将三种波的频率上限设为6MHz，下限为0Hz，当设定的频率不在此范围内时，有报警电路发出报警。报警电路由蜂鸣器、三极管和一个1K的电路构成，当超出频率范围时，设定单片机的BEEP引脚为高电平，使其鸣叫。4.2 人机交互电路 人机交

40、互电路以单片机MSP430为核心，通过其控制液晶显示模块和键盘输入模块，使其输出一定的波形。4.2.1 液晶显示电路 本系统采用的液晶型号为Nokia5110，这是一款飞利蒲公司生产的图形液晶。该液晶除应用于移动电话外，也可广泛应用于各类便携式设备的显示系统。 该系统中，我们选用LCD5110的三大理由为：一、性价比高，LCD1602可显示32个字符，而LCD5110可显示15个汉字，30个字符。LCD5110仅8.8元，LCD1602一般15元左右，LCD12864一般5070元；二、接口简单，仅四根IO线即可驱动，LCD1602需11根IO线，LCD12864需12根；三、速度快，是LCD

41、12864的20倍，是LCD1602的40倍。 在与单片器连接中，将5110的VCC和LED引脚接3.3V电压，因为5110的最佳工作电压为3V3.3V，过高会使其灰度加重，影响显示效果，过低会显示不清晰。另外SCE、RST、DC、DN、SCLK引脚分别与MSP430的P4.7P4.3引脚相连，用单片机控制5110的显示。图4-4为5110液晶显示器和它的连接电路。 图4-4 5110液晶显示器4.2.2 键盘控制电路 本系统因为要改变输出波形的种类，设置波的频率和频率改变的步进，所以需要设置键盘。此处我们仅用了4个按键来简单的完成上述任务。使用软件扫描的方式来获得按键信息，因为按键需要去抖动

42、这些都采用软件编程的方式实这样可以节省硬件资源，是电路变得简单。4个按键通过4个1K的电阻连到MSP430的P2.4P2.7，用单片机获取按键信息。图4-5为键盘控制电路。图4-5 键盘控制电路4.2.3 程序烧录接口 为了完成单片机与PC机之间的数据通信，本次设计使用了JTAG烧录器，完成程序的书写后，可通过其将程序烧入单片机。图4-6为JTAG接口。图4-6 JTAG技术接口4.3 波形处理电路波形的处理具体分为两个方面：意识对噪声干扰的有效抑制；二是对输出信号幅度进行放大。因此主要是低通滤波器的设计。具体如图4-7所示。其中VOUT为AD9833的第10个引脚。图4-7 波形处理电路一

43、般用一个可以实现的衰减特性来逼近理想特性，且使衰减的变化处在所规定的容限之内，根据不同的逼近原则、不同的衰减特性，选择不同响应的滤波器。低通滤波器的频率响应主要有三种：巴特沃斯滤波器、切比雪夫滤波器、椭圆函数滤波器。巴特沃斯滤波器的响应最为平坦，它的通带内没有纹波，在靠近零频处，有最平坦通带，趋向阻带时衰减单调增大，缺点是从通带到阻带的过渡带最宽，对于带外干扰信号的衰减作用最弱，过渡带不够陡峭。切比雪夫滤波器在通带内衰减在零值和一个上限值之间做等起伏变化，阻带内衰减单调增大，带内有起伏，但过渡带比较陡峭。椭圆函数滤波器不仅通带内有起伏，阻带内也有起伏，而且过渡带陡峭。椭圆函数滤波器在三个原型滤

44、波器中过渡带最窄，但有纹波，适合于对矩形系数要求高的场合，但是带外抑制度相对较低，但是对器件的精度要求也高。就LC单级LPF而言，截至频率f=1/2*Pi*（LC）0.5，当通带上限到了MHz级时，一般就会用LC滤波器了。所以这里我们就用多级LC回路构成低通滤波器。下面讨论单级LC回路如何确定参数。对于归一化LPF，是指特征阻抗为1且截止频率为1/（2*Pi）Hz的LPF，待设计的实际滤波器各元件参数，可以依据这种归一化LPF设计数据。也就是说，首先通过改变归一化LPF的元件参数值，得到一个截止频率从归一化截止频率1/(2*Pi)Hz变为待设计滤波器所要求截止频率而特征阻抗仍等于归一化特征阻抗

45、1的过渡性滤波器；然后再通过改变这个过渡性滤波器的元件参数值，把归一化特征阻抗（1）也变换成待设计滤波器所要求的特征阻抗，从而最终得到所要涉及的滤波器。其过程如图4-8所示10。图4-8 利用归一化LPF的设计数据来设计LPF的步骤 在所设计滤波器为定K型LPF的情况下，就是以定K型的归一化LPF为基本依据，经由上述截止频率变换和特征阻抗变换两个步骤来求得待设计滤波器的构成元件参数。其中，截止频率变换就是按下式来改变归一化LPF的元件参数。M = 待设计滤波器的截止频率/基准滤波器的截止频率 (4-1) (4-2) 而特征阻抗变换则是通过对上面以求得的元件参数值再施加下式的变换来实现的。 K = 待设计滤波器的特征阻抗/基准滤波器的特征阻抗 (4-3) (4-4) 此次设计借助ADS（Advanced Design System）仿真设计软件，制作了一种由LC级联的低通滤波器，方法简单，性能高，材料省。ADS仿真软件，是安捷伦（Agilent）公司的一套