数字闹钟论文.doc

1、第一部分 设计任务1.1 设计任务 设计、制作一个带有校时功能、可定时起闹的 数字闹钟。1.2 设计指标1. 有“时”、“分”十进制显示，“秒”使用分个位数码管上的DP点显示。2. 计时以24小时为周期。(00:0023:59)3. 具有校时电路，可进行分、时较对。4. 走时过程能按预设的定时时间(精确到小时)启动闹钟产生闹铃，闹铃响时约3s。第二部分 设计方案（简要）2.1 总体设计方案说明 整个数字闹钟由LM555构成多谐振荡器，调整电阻与电容改变频率，使其输出秒脉冲。74LS163、74LS160、74LS48和4只共阴极数码管等构成其数字显示部分，校准部分运用跳线法实现，闹钟采用蜂鸣器

2、74LS42、74LS138、74LS00和74LS123，达到其整点闹铃的功能。2.2 模块结构与方框图数字闹钟分为秒信号发生器、走时电路、时间校对电路和闹钟电路这几个模块。第三部分 电路设计与器件选择（详细）3.1 秒信号发生器3.1.1 模块电路及参数计算 用LM555芯片以及外围电路搭建成一个多谐振荡器，通过设计外围电路的参数输出方波频率为1Hz，以下是其模块电路。经过计算，各参数如下图中所见。786512334LM555VCC220F2.4k1.5 k0.01F 3.1.2 工作原理和功能说明 LM555 时基电路内部由分压器、比较器、触发器、输出管和放电管等组成，是模拟电路和数字

3、电路的混合体。其中 6 脚为阀值端（TH），是上比较器的输入。2 脚为触发端（TR），是下比较器的输入。3 脚为输出端（OUT），有 0 和 1 两种状态，它的状态由输入端所加的电平决定。7 脚为放电端（DIS），是内部放电管的输出，它有悬空和接地两种状态，也是由输入端的状态决定。4 脚为复位端（R），叫上低电平（ 0.3V）时可使输出端为低电平。5 脚为控制电压端(CV )，可以用它来改变上下触发电平值。8 脚为电源（VCC），1 脚为地（GND）。这里我们用来产生秒脉冲信号。3.1.3 器件说明（含结构图、管脚图、功能表等）LM555/LM555C 系列功能强大、使用灵活、适用范围宽，可用

4、来产生时间延迟和多种脉冲信号，被广泛用于各种电子产品中。下图是LM555的管脚图：引脚编号 符号 功能说明1 GND 地线786512 34LM5552 TR 触发3 OUT 输出4 RES 复位5 CV 控制电压6 TH 阀值7 DIS 放电 8 VCC 电源3.2 走时电路设计（时、分、秒）3.2.1模块电路电路由74LS163、74LS160、74LS48和4只共阴极数码管构成数码管秒信号数码管数码管管数码管管 101174LS48121314151674LS4891011121314151691011121314151674LS48910111213141516974LS4812345

5、612345678123456781234567878Vcc9101112131415169101112131415161615141312111098765432174LS16391011121314151674LS16374LS1601234567874LS16012345678123456789874LS0089101112131474LS008910111213141234567123456774LS20891011121314123456774LS1631234567891011121314151674LS16356789101112131415161234秒信号3.2.2工作原理及

6、功能说明整个电路由74LS163、74LS160和74LS00、74LS20构成模分别为24、60、60的时、分、秒计数器，再通过74LS48译码，共阴极数码管显示，达到走时的目的。秒信号控制“秒”部分的走时，当到达60产生进位时，信号传给“分”部分，依此类推，当分到达60产生进位时，信号传给“小时”部分，并通过共阴极数码管显示出来。3.2.3器件说明（1）74LS163结构图管脚图： 引出端符号： TC 进位输出端 CEP 计数控制端 Q0Q3 输出端 CET 计数控制端 功能表： 说明： H高电平 L低电平 X任意（2）74LS160结构图管脚图引出端符号： TC 进位输出端 CEP 计数

7、控制端 Q0Q3 输出端 CET 计数控制端 功能表说明：H高电平 L低电平 X任意（2）74LS00结构图管脚图功能表3.3 时间校对电路3.3.1 模块电路及参数计算3.3.2工作原理和功能说明直接将所需要校对的时或分计数电路的脉冲输入端切换到秒信号，使之用快脉冲计数，当到达标准时间后再切换回正确的输入信号，到大校准的目的，如下图：s下级走时电路正常上级走时信号快速信号3.3.3 器件说明使用LM555构成多谐振荡器，调整电阻与电容改变频率，使其输出秒脉冲。单稳态触发器：在触发信号未加之前，触发器处于稳定状态，经信号触发后，触发器翻转，但新的状态只能暂时保持(暂稳状态)，经过一定时间(电路

8、参数决定)后自动翻转到原来的稳定状态。1：接地 GND 2：触发 3：输出 4：复位 5：控制电压 6：门限(阈值）7：放电 8：电源电压Vcc3.4 闹钟电路的设计3.4.1 模块电路及参数计算蜂鸣器vccCLR2A2B2Rext/cext1Cext1Q174LS123Rext/cext2B1A1CLR1Cext2Q2GND3A3B4B4A3Y4Yvcc1Y74LS00GND2Y2A2B1A1B电源3.4.2 工作原理和功能说明时间控制公式：3.4.3 器件说明：74LS123内有两组多谐振荡器，这个直流触发多振荡器的特点是由三种方法控制脉冲宽度，最基本的是选取外部的RC 值来控制。IC 内

9、部已经有一个定时电阻（内部时间选择电阻器只在LS122 上），因此允许只外接定时电容使用。其功能特点：清零终止输出脉冲；为VCC和温度变化补偿；直流触发是高电平或电平逻辑输入。在TCL DTV2912 型机上测定IC401第四部分 整机电路4.1整机电路图4.2元件清单电阻：1K(DP) 1只 1.5K 1只2.4K 1只 51K 1只 300 4只 电容：220F 2只 0.01F 1只芯片：74LS163 4片 74LS160 2片 74LS48 4片 74LS123 1片 74LS138 2片 74LS42 1片 74LS00 3片 LM555 1片 74LS20 1片蜂鸣器：1只 共阴

10、极数码管： 4 导线：7种颜色各一米。第五部分 安装调试与性能测试5.1 电路安装按照电路图连接电路，不仅要讲求美观更要讲求电路连接的方便性。首先选定地线和电源正极线，然后规划大体芯片布局，从上到下逐级布局，最上面放置数码管，下一排放置74LS48译码芯片，第三排放置74LS160计数器和74LS163。闹钟电路和信号发生器放在两边，74LS00有序插在其中。最后根据电源线的分布以及芯片电源引脚以及其他需要接电源线的引脚进行合理调整，争取连线最短最少。5.2 电路调试5.2.1 调试步骤及结果基本电路的调试连接完成通电之后往往还是会出现很多的问题。这时候要首先要从硬件连接上检查，排查有没有引脚

11、接错位置，同时使用万用表测量是否连接完好。在我们的电路板调试过程中，不管是分位还是秒位的十位都是在各位为跳到9的同时跳转，也就是提前1秒或者1分进行加一跳转，在确定硬件连接没有错误之后，从原理上寻找问题，发现74ls160时钟脉冲信号是下降沿有效，实际中7474ls160的脉冲信号是上升沿有效，由于74ls160的进位信号是在第九个脉冲打来时出现高电平第十个计数脉冲来到的时候回到低电平，所以按照仿真电路连接的时候就会出现在各位跳到9的时候十位就同时跳转的情况，为了解决这一问题，让进位输出经过一个非门反向后接到十位计数脉冲，结果显示为理想结果。闹钟与信号发生器的调试调试信号发生器时可以将信号发生

12、器的输出端直接接到数码管的Dp端，观察此端口是否正常闪动并且时间为一秒，结果显示为理想结果。闹钟的调试是将时间定在08点看闹钟在此时刻是否能正常闹响，时间为3秒钟，结果为理想结果。5.2.2 故障分析物处理在实验过程中，我们基本电路是单个人轮流完成，基本没出现问题。遇到的主要问题是闹钟电路，我们开始接好电路后发现闹钟不响，然后我们通过查找资料，了解了74LS123的主要功能及各个端口的含义，并且我们了解了他的功能表，通过功能表和卡诺图，我们写出了他的最简表达式，完成了闹钟电路的正确连接。第六部分 课程设计总结首先，我认为整体规划很重要，同时足够的耐心也是需要的，因为整个设计还是比较繁琐的，光具

13、有理论知识还是远远不够的，要定下心来一步一个脚印地去完成。 在拿到课程设计题目的时候，第一步我根据设计要求，思考原理以及实现方案，构思了一个总体设计方案。第二步我根据自己所选定的方案确定确定元器件的选取及布局，然后利用课本和网络查阅相应芯片的资料，掌握其引脚分布以及用法。第三部将整体的设计分成各个子模块，来方便我和我的小组成员一个模块一个模块的进行设计，最后将各个子模块整合在一起进行调试。整个调试过程中各种问题频频出现，在我小组不懈努力下终于解决疑难，实现了设计任务。这次课程设计最大的体会就是两个思想，即整体和分块思想，灵活应用这两个思想使我组条理清晰，任务目标明确。更重要的是，在调试阶段，分块思想使我能比较迅速地找到并解决病灶所在，既节约了时间，也十分方便可行。也许是自己对电子设计方面很感兴趣，整个制作过程都是轻松愉快。在和小组成员的合作过程中，锻炼自己专业能力的同时，也增进了友谊，建立了良好的人际关系。我要感谢我的小组成员和所有给过我意见与帮助的人，课程设计能够完成离不开他们的辛劳与热情。最终本小组将整个数字钟的设计基本按要求完成了。引出端符号： TC 进位输出端 CEP 计数控制端 Q0Q3 输出端 CET 计数控制端